时间：2023-06-07 09:11:59
关键词：集成电路封装；塑封体；开裂；分析；管控
1 引言
开裂的产品可以直接导致电子元器件性能发生变化，任何电器的电路板上使用已经产生开裂的电子元器件，往往会随着元器件的性能发生变化而影响到电器的使用寿命和使用稳定性，导致电器使用不稳定或提前报废，如电脑异常死机、手机软件不能执行等现象。而在封装产品的加工中，微细裂缝目测几乎不易被发现，隐蔽性极高，需要通过超声波扫描仪才能检测到，这种事故有着数量大、不易发现、隐患时间长等特点，属于致命的质量事故，因此开裂影响到封装产品的质量可以说是灾难性的。在生产中如何控制产品没有开裂，是保证封装后道产品加工质量稳定的关键。
通常的微电子产品有引脚封装后道加工工艺流程有：
(1)塑封电镀打印切筋打弯包装；
(2)塑封一次切筋电镀打印打弯分离包装
一般来讲，通常的塑封体开裂产生在切筋打弯制程中，但塑封的工艺制程也会对切筋的开裂造成影响，产品的开裂类型主要有：
(1)引脚间开裂未延伸至小岛，如图1所示。
(2)产品端部树脂浇口开裂，如图2所示。
2 塑封树脂对开裂的影响
塑封制程最重要的可靠性要求是保证塑封树脂充分和完全的交联固化反应。保证产品足够的致密度和一定的机械强度。
树脂在注塑成型过程中，其熔融粘度不断发生变化，受热后粘度下降，粘度低时充满模腔，随后交联反应发生，粘度迅速增加，直到固化为固体。
一般来讲，塑封工艺需要保证在树脂低粘度区成型并完成固化。但在产品开裂这个层级上，很多人忽视了一个重要的因素，塑封料本身固有的机械性能对开裂的影响。而这个影响与工艺本身并无很大的关联，在于产品设计时塑封料的选择。在实际的生产中，如果更换塑封料，做超声波扫描来验证非常重要。一般的管控中容易忽视这一变化。
3 切筋模具的影响
切筋制程是开裂不良的主要发生源，也是解决其它工艺设计制程不良带来开裂不良的解决点。
3.1 冲切刀具的角度
封装产品冲切成型目的是将引线框上用来相连引脚的工艺连筋切除，在冲切连筋时所产生的冲切力是对塑封体产生开裂的主要原因，如何减少刀具对塑封体的冲切力是在冲切模具设计时必须考虑的因素。
切筋凸模的一般设计方法如图5～图7所示。
冲切刀的角度不同所产生的受力点不同，图示红色圈表示冲切时受力点位置：
图5，冲切凸模为负角度，冲切的受力点靠近塑封体，开裂风险大；
图6，冲切凸模为平刀，受力点水平分部，比较平均；
图7，冲切凸模为正角度，冲切受力点远离塑封体，开裂风险小。
通过对比，塑封体所受的冲击力，如图7
实验表明：采用正角度设计是解决切筋产品开裂的有效方法。
3.2 冲切刀具的让位
如图8所示，冲切凸模与塑封体的让位距离L需要在合理的范围，理论上，让位距离L越大越好，但往往在生产过程中考虑到其他的不良因素(如树脂残留)，冲切刀的让位需要经过实际计算来确定，当冲切凸模的冲击力大于塑封体的塑封树脂结合力时，塑封体本身及树脂与引线框达到结合临界点发生裂缝，而适量增加让位距离L，可以减少冲击力对塑封体的影响。在设计上的考量原则是在不影响树脂残留的条件下，让位越大越好。一般的厂家通常L≥0.05mm，这是最基本的设计要求。
3.3 下模的支撑
如图9所示，冲切凹模表面支撑引脚的底面，当冲切凸模的冲切力F开始作用时，引脚在冲切凹模的支撑力上进行冲切，红色区域的冲切力最大，其次兰色区域辐射到冲切力。
红色区域冲切凹模的支撑力最大，蓝色区域同时有牵扯力，当牵扯力大于封装的粘合力，塑封体就有裂开的风险。其次，如图10，塑封体的岛较大，导致塑封体内部中段部位的结合力差，在相同的粘模条件下易发生开裂，传统大颗粒塑封休产品在冲切过中，只需压住引脚管腿即可，对于超薄封装大岛的产品，需要对塑封体有底部向上的支撑力，在产品弯曲成形过程中，成形凹模对成型脚的支撑尤为重要。如图11、图12，成形脚必须由成型凹模紧密支撑，保证成型过程中受力点作用在引脚上，塑封体支撑块的高度与塑封体之间的距离大小以及支撑面积大小可以影响到封装的冲切牵扯力。如图11，设计支撑块面积小，支撑高度与封装间隙为0.5mm，支撑块的支撑力作用小；如图12，设计支撑块面积大，支撑高度与塑封体间隙为0.2mm，支撑块的支撑力作用大，可以减少牵扯力对塑封体的影响。
3.4 冲切废料
如图13，冲切废料不能正常地落料，在合模时受卸料压力的影响而导致引线框下拉，可以导致封装的受力异常，而产生封装的开裂，因此需要在冲切凹模设计让位足够的落料孔，以及使用大功率的吸尘器，模具型腔内设计吹气功能，通过电磁阀控制将废料在模具开模状态吹扫干净，再由吸尘功能收集到废料箱，保证冲切时模具表面无异物，冲切凹模能有效地支撑引脚。
4 如何管控好影响开裂的因素
从模具设计、备件制造、设备预防性维护等几方面来管控影响开裂的因素。
1 要选用合适的塑封树脂型号。
2 切筋模具在设计时，确保所有与封装接触的刀具(切筋凸模、冲浇口凸模、分离凸模、冲塑凸模)与塑封体距离足够大。
3 切筋模具设计时，确保下模面有足够的废料漏料孔，良好的模具清洁吹气。
4 模具的导向件(卸料板、镶块、卸料板)与支撑件(凹模座、凹模拼块)建立寿命数据，进行寿命管理，定期更换。
5 对产品进行超声波扫描抽检，跟踪产品的加工质量。
一、微电子三级封装
谈到微电子封装，首先我们要叙述一下三级封装的概念。一般说来，微电子封装分为三级。所谓一级封装就是在半导体圆片裂片以后，将一个或多个集成电路芯片用适宜的封装形式封装起来，并使芯片的焊区与封装的外引脚用引线键合(WB)、载带自动键合(TAB)和倒装芯片键合(FCB)连接起来，使之成为有实用功能的电子元器件或组件。一级封装包括单芯片组件(SCM)和多芯片组件(MCM)两大类，也称芯片级封装。二级封装就是将一级微电子封装产品连同无源元件一同安装到印制板或其它基板上，成为部件或整机，也称板级封装。三级封装就是将二级封装的产品通过选层、互连插座或柔性电路板与母板连结起来，形成三维立体封装，构成完整的整机系统，也称系统级封装。所谓微电子封装是个整体的概念，包括了从一极封装到三极封装的全部技术内容。在国际上，微电子封装是一个很广泛的概念，包含组装和封装的多项内容。微电子封装所包含的范围应包括单芯片封装(SCM)设计和制造、多芯片封装(MCM)设计和制造、芯片后封装工艺、各种封装基板设计和制造、芯片互连与组装、封装总体电性能、机械性能、热性能和可靠性设计、封装材料、封装工模夹具以及绿色封装等多项内容。
二、微电子封装技术的发展
(一)焊球阵列封装(BGA)
BGA主要有四种基本类型：PBGA、CBGA、CCGA和TBGA，一般都是在封装体的底部连接着作为I/O引出端的焊球阵列。这些封装的焊球阵列典型的间距为1.0mm、1.27mm、1.5mm，焊球的铅锡组份常见的主要有63Sn/37Pb和90Pb/10Sn两种，焊球的直径由于目前没有这方面相应的标准而各个公司不尽相同。从BGA的组装技术方面来看，BGA有着比QFP器件更优越的特点，其主要体现在BGA器件对于贴装精度的要求不太严格，理论上讲，在焊接回流过程中，即使焊球相对于焊盘的偏移量达50%之多，也会由于焊料的表面张力作用而使器件位置得以自动校正，这种情况经实验证明是相当明显的。其次，BGA不再存在类似QFP之类器件的引脚变形问题，而且BGA还具有相对QFP等器件较良好的共面性，其引出端间距与QFP相比要大得多，可以明显减少因焊膏印刷缺陷导致焊点“桥接”的问题;另外，BGA还有良好的电性能和热特性，以及较高的互联密度。BGA的主要缺点在于焊点的检测和返修都比较困难，对焊点的可靠性要求比较严格，使得BGA器件在很多领域的应用中受到限制。
(二)芯片尺寸封装(CSP)
CSP的定义是LSI芯片封装面积小于或等于LSI芯面积的20%的封装称为CSP。
由于许多CSP采用BGA的形式，所以最近两年封装界权威人士认为焊球节距大于等于1mm的为BGA，小于1mm的为CSP。由于CSP具有更突出的优点①近似芯片尺寸的超小型封装②保护裸芯片③电、热性优良④封装密度高⑤便于测试和老化⑥便于焊接、安装和修整更换。由于CSP正在处于蓬勃发展阶段，因此，它的种类有限多如刚性基板CSP柔性基板CSP、引线框架型CSP、微小模塑型CSP、焊区阵列CSP、微型BGA、凸点芯片载体(BCC)、QFN型CSP、芯片迭层型CSP和圆片级CSP(WLCSP)等.CSP的引脚节距一般在1.0mm以下，有1.0mm、0.8mm、 0.65mm、0.5mm、0.4mm、0.3mm和0.25mm等。
(三)系统封装(SIP)
实现电子整机系统的功能，通常有两个途径。一种是系统级芯片(SystemonChip)，简称SOC。即在单一的芯片上实现电子整机系统的功能;另一种是系统级封装(Systeminpackage)，简称SIP。即通过封装来实现整机系统的功能。从学术上讲，这是两条技术路线，就象单片集成电路和混合集成电路一样，各有各的优势，各有各的应用市场。在技术上和应用上都是相互补充的关系，作者认为，SOC应主要用于应用周期较长的高性能产品，而SIP主要用于应用周期较短的消费类产品。
SIP是使用成熟的组装和互连技术，把各种集成电路如CMOS电路、GaAs电路、SiGe电路或者光电子器件、MEMS器件以及各类无源元件如电容、电感等集成到一个封装体内，实现整机系统的功能。主要的优点包括①采用现有商用元器件，制造成本较低②产品进人市场的周期短③无论设计和工艺，有较大的灵活性④把不同类型的电路和元件集成在一起，相对容易实现。美国佐治亚理工学院PRC研究开发的单级集成模块简称SLIM，就是SIP的典型代表，该项目完成后，在封装效率、性能和可靠性方面提高10倍，尺寸和成本较大下降。到2010年预期达到的目标包括热密度达到100W/cm2;元件密度达到5000/cm2;I/O密度达到3000/cm2.
尽管SIP还是一种新技术，目前尚不成熟，但仍然是一个有发展前景的技术，尤其在中国，可能是一个发展整机系统的捷径。
三、思考
面对世界蓬勃发展的微电子封装形势，分析我国目前的现状，我们必须深思一些问题。
(一)微电子封装与电子产品密不可分，已经成为制约电子产品乃至系统发展的核心技术，是电子行业先进制造技术之一，谁掌握了它，谁就将掌握电子产品和系统的未来。
(二)微电子封装必须与时俱进才能发展。国际微电子封装的历史证明了这一点。我国微电子封装如何与时俱进当务之急是研究我国微电子封装的发展战略，制订发展规划。二是优化我国微电子封装的科研生产体系。三是积极倡导和大力发展属于我国自主知识产权的原创技术。
(三)高度重视微电子三级封装的垂直集成。我们应该以电子系统为龙头，牵动一级、二级和三级封装，方能占领市场，提高经济效益，不断发展。我们曾倡议把手机和雷达作为技术平台发展我国的微电子封装，就是出于这种考虑。
(四)高度重视不同领域和技术的交叉及融合。不同材料的交叉和融合产生新的材料不同技术交叉和融合产生新的技术不同领域的交叉和融合产生新的领域。技术领域已涉及电子电路、电子封装、表面贴装、电子装联、电子材料、电子专用设备、电子焊接和电子电镀等。我们应该充分发挥电子学会各分会的作用，积极组织这种技术交流。
一、DIP双列直插式封装
DIP是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。
DIP封装具有以下特点：(1)适合在PCB(印刷电路板)上穿孔焊接，操作方便。(2)芯片面积与封装面积之间的比值较大，故体积也较大。Intel系列CPU中8088就采用这种封装形式，缓存和早期的内存芯片也是这种封装形式。
二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装
QFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。PFP方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。
QFP/PFP封装具有以下特点：(1)适用于SMD表面安装技术在PCB电路板上安装布线。(2)适合高频使用。(3)操作方便，可靠性高。(4)芯片面积与封装面积之间的比值较小。Intel系列CPU中80286、80386和某些486主板采用这种封装形式。
三、PGA插针网格阵列封装
PGA芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成2~5圈。安装时，将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸，从486芯片开始，出现一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。
ZIF是指零插拔力的插座。把这种插座上的扳手轻轻抬起，CPU就可很容易、轻松地插入插座中。然后将扳手压回原处，利用插座本身的特殊结构生成的挤压力，将CPU的引脚与插座牢牢地接触，绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起，则压力解除，CPU芯片即可轻松取出。PGA封装具有以下特点：(1)插拔操作更方便，可靠性高。(2)可适应更高的频率。Intel系列CPU中，80486和Pentium、PentiumPro均采用这种封装形式。
四、BGA球栅阵列封装
随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk”现象，而且当IC的管脚数大于208Pin时，传统的封装方式有其困难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片(如图形芯片与芯片组等)皆转而使用BGA封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。
BGA封装技术又可详分为五大类：(1)PBGA基板：一般为2~4层有机材料构成的多层板。Intel系列CPU中，PentiumII、III、IV处理器均采用这种封装形式。(2)CBGA基板：即陶瓷基板，芯片与基板间的电气连接通常采用倒装芯片的安装方式。Intel系列CPU中，PentiumI、II、PentiumPro处理器均采用过这种封装形式。(3)FCBGA基板：硬质多层基板。(4)TBGA基板：基板为带状软质的1~2层PCB电路板。(5)CDPBGA基板：指封装中央有方型低陷的芯片区。
BGA封装具有以下特点：(1)I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率。(2)虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能。(3)信号传输延迟小，适应频率大大提高。(4)组装可用共面焊接，可靠性大大提高。
BGA封装方式经过十多年的发展已经进入实用化阶段。1987年，日本西铁城公司开始着手研制塑封球栅面阵列封装的芯片。而后，摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年，摩托罗拉率先将BGA应用于移动电话。同年，康柏公司也在工作站、PC电脑上加以应用。直到五六年前，Intel公司在电脑CPU中(即奔腾II、奔腾III、奔腾IV等)，以及芯片组中开始使用BGA，这对BGA应用领域扩展发挥了推波助澜的作用。目前，BGA已成为极其热门的IC封装技术，其全球市场规模在2000年为12亿块，预计2005年市场需求将比2000年有70%以上幅度的增长。
五、CSP芯片尺寸封装
随着全球电子产品个性化、轻巧化的需求蔚为风潮，封装技术已进步到CSP。它减小了芯片封装外形的尺寸，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍，IC面积只比晶粒大不超过1.4倍。
CSP封装又可分为四类：(1)传统导线架形式，代表厂商有富士通、日立、Rohm、高士达等等。(2)硬质内插板型，代表厂商有摩托罗拉、索尼、东芝、松下等等。(3)软质内插板型，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气(GE)和NEC。(4)晶圆尺寸封装：有别于传统的单一芯片封装方式，WLCSP是将整片晶圆切割为一颗颗的单一芯片，它号称是封装技术的未来主流，已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。
CSP封装具有以下特点：(1)满足了芯片I/O引脚不断增加的需要。(2)芯片面积与封装面积之间的比值很小。(3)极大地缩短延迟时间。CSP封装适用于脚数少的IC，如内存条和便携电子产品。未来则将大量应用在信息家电、数字电视、电子书、无线网络WLAN/GigabitEthemet、ADSL/手机芯片、蓝芽等新兴产品中。
六、MCM多芯片模块
1微电子产业人才职业岗位需求分析微电子产业是由设计、芯片制造、封装、测试、材料和设备等构成的产业链。
1微电子产业的复杂性也带来了其人才需求的多样性，而适合高职层次人才的岗位主要集中在制造业以及设计业中的版图设计方面，适应的岗位群主要有IC助理版图工程师、硬件助理工程师、集成电路制造工艺员和集成电路封装与测试工艺员等。
2典型工作任务分析
微电子产业是集设计、制造和封装与测试于一体的产业群，从而形成了以设计为主的设计公司，以生产制造为主的芯片制造公司和以芯片封装测试为主的封装测试公司。经过对各微电子企业相关岗位的工作过程和工作任务情况的调研，总结出微电子企业对微电子技术专业人才需求主要在集成电路制造、集成电路版图提取和集成电路芯片测试与封装等岗位群。依据高职学生的特点，我院的微电子技术专业人才主要满足集成电路制造企业和集成电路测试和封装企业的需求。
微电子技术专业岗位群及典型工作任务间、淀积车间和口刻蚀车间和金属化车间。对应的岗位分为光刻工、氧化扩散工、离子注入工、淀积工、刻蚀工和金属化工。岗位对应的主要工作任务为把掩膜板上的图形转移到硅片上、在硅片上生长薄膜层、对硅片进行掺杂以及对硅片进行金属化工艺。通过组织召开企业专家研讨会，按照工作任务的典型性，对工作任务进行进一步的分析、筛选，总结出典型工作任务。
集成电路测试封装企业主要工作岗位有集成电路划片组装、封装成型和芯片测试等。岗位对应的主要的工作任务为减薄工艺、划片工艺、分片工艺、装片工艺、引线键合工艺、封装成型工艺和测试工艺。微电子技术专业岗位群及典型工作任务如图1所示。
3行动领域归纳
按照职业岗位需求和工作内容相关性等原则对典型工作任务进行合并，形成相应岗位的行动领域。表1以集成电路制造工艺员岗位为例，归纳其行动领域归纳。
4专业学习领域课程体系设置
本专业的学习领域分为四个模块：公共通识平台+综合素质平台、专业基础模块、核心岗位模块和岗位拓展模块。公共通识平台+综合素质平台主要培养学生的综合职业能力，例如学生的职业规划教育，学生的职业道德的培养，以及学生心理素质的提高等;专业基础模块主要培养具有学生专业基础知识的能力，掌握基本的电学原理，微电子学基本原理。核心岗位模块主要培养学生主要工作岗位的能力，主要有集成电路制造工艺相关课程和集成电路芯片测试与封装工艺相关课程。拓展学习领域课程是结合拓展职业活动、拓展工作岗位的需要而配置的课程，包括横向拓展学习领域课程和纵向拓展学习领域课程，以适应部分毕业生工作一段时间后转换到质量检验、设计与营销岗位的需要。
5专业学习领域课程考核
课程考核采取与职业资格考试相结合的模式，学生在理论课程学习完成以后，立即进行职业资格认证。学生可以考取集成电路芯片制造工、集成电路封装工艺员等职业资格证书。学习领域课程考核评价包括结果性评价和过程性评价两个方面。结果性评价主要考核完成任务的质量和掌握的专业知识与技能，可采用理论考试和工作成果评价相结合的形式。过程性评价主要考核团队合作能力、方法能力、社会能力和安全环保等方面，可采用观察、专业答辩等方式。
[参考文献]
[1]李军.工作过程系统化课程体系设计研究.以十堰职业技术学院为例[J].十堰职业技术学院学报，2009,22⑹:1-5.
[2]陈莉.基于工作过程系统化的高职课程开发模式探究[J].职业教育研究，2010,7:138-139.
[3]李淑萍.微电子技术专业服务地方经济培养高技能人才的探索[J].职业技术教育，2010,11:13-16.
[4]许先锋.基于工作过程系统化的高职课程开发[J].中国科教创新导刊2010,13：127.
微电子封装主要是将数十万乃至数百万个半导体元件(即集成电路芯片)组装成一个紧凑的封装体，并由外界提供电源，且与外界进行信息交流。微电子封装所包含的范围应包括单芯片封装(SCP)设计和制造，多芯片封装(MCM)设计和制造，芯片后封装工艺，各种封装基板设计和制造，芯片互连与组装，封装总体电性能、力学性能、热性能和可靠性设计、封装材料等多项内容。微电子封装不但直接影响着集成电路本身的电性能、力学性能、光性能和热性能，影响其可靠性和成本，还在很大程度上决定着电子整机系统的小型化、多功能化、可靠性和成本，微电子封装越来越受到人们的重视。目前，表面贴装技术(SMT)是微电子连接技术发展的主流，而表面贴装器件、设备及生产工艺技术是SMT的三大要素。因而在微电子封装技术发展过程中，微电子连接技术也随之发展，自动化程度越来越高，加工过程也越来越精细。
2微电子封装的发展历程及其连接技术的应用
2.1发展历程
回顾集成电路封装的历史，其发展主要划分为3个阶段：
第一阶段，在20世纪70年代之前，以插装型封装为主。包括最初的金属圆形(TO型)封装、后来的陶瓷双列直插封装(CDIP)、陶瓷一玻璃双列直插封装(CerDIP)和塑料双列直插封装(PDIP)。尤其是PDIP，由于性能优良、成本低廉又能批量生产而成为主流产品。插装型器件分别通过波峰焊接和机械接触实现器件的机械和电学连接。由于需要较高的对准精度，因而组装效率较低，器件的封装密度也较低，不能满足高效自动化生产的需求。
第二阶段，在20世纪80年代以后，以表面安装类型的四边引线封装为主的表面安装技术迅速发展。它改变了传统的插装形式，器件通过再流技术进行焊接，由于再流焊接过程中焊锡熔化时的表面张力产生自对准效应，降低了对贴片精度的要求，同时再流焊接代替了波峰焊，也提高了组装良品率。此阶段的封装类型如塑料有引线片式裁体(PLCC)、塑料四边引线扁平封装(PQFP)、塑料小外形封装(PSOP)以及无引线四边扁平封装等。由于采用了四面引脚，引线短，引线细，间距小，因此，在很大程度上提高了封装和组装的密度，封装体的电性能也大大提高，体积减小、质量减轻、厚度减小，满足了自动化生产的需求。表面安装技术被称为电子封装技术的一大突破。
第三阶段，在20世纪90年代中前期，集成电路发展到了超大规模阶段，要求集成电路封装向更高密度和更高速度发展，因此集成电路封装从四边引线型向平面阵列型发展，发明了球栅阵列封装(BGA)，堪称封装技术领域的第二次重大突破，并很快成为主流产品。到了90年代后期，电子封装进入超高速发展时期，新的封装形式不断涌现并获得应用，相继又开发出了各种封装体积更小的芯片尺寸封装。也就是在同一时期，多芯片组件(MCM)蓬勃发展起来。MCM将多个集成电路芯片和其他片式元器件组装在一块高密度多层互连基板上，然后封装在外壳内，是电路组件功能实现系统级的基础。可见，由于封装技术的发展越来越趋向于小型化、低功耗、高密度方向发展，目前典型的就是BGA技术和CSP技术。
2.2球栅阵列封装
20世纪90年代，随着集成技术的进步、设备的改进和深亚微米技术的使用，硅单芯片集成度不断提高，对集成电路封装要求更加严格，I/O引脚数急剧增加，功耗也随之增大。为满足发展的需要，在原有封装品种基础上，又增添了新的品种一一球栅阵列封装，简称BGA。其采用小的焊球作为元件和基板之间的引线连接。这种BGA突出的优点包括[3]:①电性能更好：BGA用焊球代替引线，引出路径短，减少了引脚寄生效应;②封装密度更高：由于焊球是整个平面排列，因此对于同样面积，引脚数更高。③BGA的节距与现有的表面安装工艺和设备完全相容，安装更可靠;④由于奸料熔化时的表面张力具有‘自对准”效应，避免了传统封装引线变形的损失，大大提高了组装成品率;⑤BGA引脚牢固;⑥焊球引出形式同样适用2.3芯片尺寸封装
1994年9月，日本三菱电气公司研宄出一种芯片面积/封装面积=1:1.1的封装结构，其封装外形尺寸只比裸芯片大一点点。也就是说，单个IC芯片有多大，封装尺寸就有多大，从而诞生了一种新的封装形式，命名为芯片尺寸封装，简称CSP。CSP是整机小型化、便携化的结果。它定义为封装后尺寸不超过原芯片的1.2倍或封装后面积不超过裸片面积的1.5倍。倒装焊和引线键合技术都可以用来对CSP封装器件进行引线。它具有更突出的优点：①近似芯片尺寸的超小型封装;②保护裸芯片;③便于焊接、安装和修整更换;④便于测试和老化;⑤电、热性能优良。
3微电子焊接及微连接技术3.1微电子焊接研宄的重要性
在微电子元器件制造和电子设备组装中，焊接(或称连接)技术是决定产品最终质量的关键一环。在一个大规模集成电路中，少则有几十个焊点，多则达到几百个焊点，而在巨型计算机的印刷线路板上焊点数目达到上万。这些焊点中只要有一个焊点失效就有可能导致整个元器件或整机停止工作。有统计数字表明[4]，在电子元器件或电子整机的所有故障原因中，60%以上为焊点失效所造成的。可见焊接(连接)技术是电子工业生产技术中较为薄弱的环节。
3.2芯片焊接技术
3.2.1引线键合技术
引线键合(WB)技术是将芯片I/O焊盘和对应的封装体上的焊盘用细金属丝一一连接起来，一次连接一根。引线键合时，采用超声波焊将一根细引线——一般是直径25m的金属丝的两端分别键合到IC键合区和对应的封装或基板键合区上[5]。这种点到点工艺的一大优点是具有很强的灵活性。该技术通常采用热压、热超声和超声方法进行。热压键合和热超声键合都是先用高压电火花使金属丝端部形成球形，然后在IC芯片上球焊，再在管壳基板上楔焊，故又称球楔键合。其原理是：对金属丝和压焊点同时加热加超声波，接触面便产生塑性变形，并破坏了界面的氧化膜，使其活性化，通过接触面两金属之间的相互扩散而完成连接。球焊条件一般为：毛细管键合力小于0.98N，温度150300°C，毛细管和引线上施加的超声波频率在60420kHz。球楔键合在IC封装中是应用最广泛的键合方法。
超声键合是利用超声波的能量，使金属丝与铝电极在常温下直接键合。由于键合工具头呈楔形，故又称楔压焊。其原理是：当劈刀加超声功率时，劈刀产生机械运动，在负载的作用下，超声波能量被金属丝吸收，使金属丝发生流变，并破坏工件表面氧化层，暴露出洁净的表面，在压力作用下丝。在高密度封装中，焊盘的中心间距缩小，当中心间距小于120um时，球焊难以实现，需要采用超声波楔焊。目前，!25um金属丝、!90um焊盘中心间距的超声波楔焊机已成功地进入应用领域。
3.2.2载带自动键合技术
载带自动焊(TAB)是一种将IC安装和互连到柔性金属化聚合物载带上的IC组装技术。载带内引线键合到IC上，外引线键合到常规封装或PWB上，整个过程均自动完成。为适应超窄引线间距、多引脚和薄外形封装要求，载带自动键合(TAB)技术应用越来越普遍。虽然载带价格较贵，但引线间距最小可达到150um，而且TAB技术比较成熟，自动化程度相对较高，是一种高生产效率的内引线键合技术。
3.2.3倒装芯片键合技术
倒装芯片键合技术是目前半导体封装的主流技术，是将芯片的有源区面对基板键合。在芯片和基板上分别制备了焊盘，然后面对面键合，键合材料可以是金属引线或载带，也可以是合金奸料或有机导电聚合物制作的凸焊点。倒装芯片键合引线短，焊凸点直接与印刷线路板或其它基板焊接，引线电感小，信号间窜扰小，信号传输延时短，电性能好，是互连中延时最短、寄生效应最小的一种互连方法。
倒装芯片技术一般有2个较为关键的工艺。一是芯片的凸焊点的制作，另一个是凸焊点UBM的制作。凸焊点的制作方法有多种，较为常用的有：电镀法、模板印刷法、蒸发法、化学镀法和钉头法。其中化学镀法的成本最低，蒸发法成本最高。但是，化学镀法制作的凸焊点存在一个很大的问题：镀层的均匀性比较差。特别是对于Au凸焊点，化学镀镀层均匀性有可能不能满足凸焊点高度容差的要求。而钉头法制作Au凸焊点时，凸焊点下不需要有一多层金属薄膜——焊点下金属，即UBM，因而可以大大降低成本，但是，由于钉头法是逐个制作凸点，而且凸点尺寸较大，它仅适用于较少I/O端数的IC的封装(目前只占市场的0.3%)。因此，目前凸焊点的大批量制作普遍采用电镀法，占70%以上，其次是蒸发法和模板印刷法，除了部分钉头法和化学镀法制作的凸焊点外，凸焊点下都需要有UBM。UBM处于凸焊点与铝压焊块之间，主要起粘附和扩散阻挡的作用。它通常由粘附层、扩散阻挡层和漫润层等多层金属膜组成。UBM的制作是凸焊点制作的一个关键工艺，其质量的好坏将直接影响到凸焊点质量、倒装焊接的成功率和封装后凸焊点的可靠性。UBM通常采用电子束蒸发或溅射工艺，布满整个圆片。需要制作厚金属膜时，则采用电镀或化学镀工艺。
3.3微电子封装与组装中的焊接技术
微电子焊接一般用锡基奸料的奸焊技术，锡奸焊方法有多种，但适合自动化、大批量生产的主要是波峰焊和再流焊技术。
3.3.1波峰焊
波峰焊是通孔插装最常用的焊接方法[6]。组装板一般被放在一夹具上，该夹具夹着组装板通过波峰焊接机，要经历助焊剂的供给、预热区域、焊峰焊接以及与助焊剂类型有关的清洗工艺。在进行波峰焊接时，板的底部刚好碰到奸料，所有元件的引脚同时被焊接。波峰焊有时采用氮气等惰性气体来提高奸料的润湿性能。奸料和板的整个底面接触，但只是没有阻焊剂的板上金属表面才被奸料润湿。
波峰焊技术适合于插装型电子线路的规模化生产，在当前的电子工业中仍具有重要地位，但随着IC电路高密度、小型化的发展，体积更小的表面贴装型电路占的比例越来越大。在焊接形状变化多样、管脚间距极小的元件时，波峰焊技术有一定局限性。与此相应的再流焊技术越来越显示出其重要性。目前波峰焊技术的主要发展方向是适应无铅焊接的耐高温波峰焊。
3.3.2再流焊
所谓的再流焊(reflowsoldering)就是通过加热使预置的奸料膏或奸料凸点重新熔化即再次流动，润湿金属焊盘表面形成牢固连接的过程[7]。常用的再流焊热源有红外辐射、热风、热板传导和激光等。
再流焊温度曲线的建立是再流焊技术中一个非常关键的环节。按照焊接过程各区段的作用，一般将其分为预热区、保温区、再流区和冷却区等4段。预热过程的目的是为了用一个可控制的速度来提高温度，以减少元件和板的任何热损坏。保温主要是为了平衡所有焊接表面温度，使SMA上所有元件在这一段结束时具有相同的温度。再流区域里加热器的温度设置得最高，使组件的温度快速上升至峰值温度，一般推荐为焊膏的熔点温度加20-40°C。而冷却过程使得奸料在退出加热炉前固化，从而得到明亮的焊点并有好的外形和低的接触角度。
目前再流焊工艺中比较成熟的是热风再流焊和红外再流焊。随着免清洗和无铅焊接的要求，出现了氮气焊接技术。适应无铅焊接的耐高温再流焊成为该技术重要的发展方向。
4无铅奸料的发展
长期以来，锡铅(Sn37Pb)奸料以其较低的熔点、良好的性价比以及易获得而成为低温奸料中最主要的奸料系列，研宄结果表明，铅在Sn-Pb奸料中起着重要作用：①有效降低合金的表面张力，进而促进润湿和铺展;②能阻止锡瘟”发生;③促进奸料与被焊件之间快速形成键合。但是铅是一种具害。随着人类环保意识的日益增强，大范围内禁止使用含铅物质的呼声越来越高。
目前，国际上公认的无铅奸料定义为：以Sn为基体，添加了Ag，Cu，Sb，In其它合金元素，而Pb的质量分数在0.2%以下的主要用于电子组装的软奸料合金。
选择Sn-Pb奸料的替代合金应满足以下要求[8_10]:①其全球储量足够满足市场需求;②无毒性;③能被加工成需要的所有形式;④相变温度(固/液相线温度)与Sn-Pb奸料相近;⑤合适的物理性能，特别是电导率、热导率、热膨胀系数;⑥与现有元件基板/引线及PCB材料在金属学性能上兼容;⑦足够的力学性能：抗剪强度、蠕变抗力、等温疲劳抗力、热机疲劳抗力、金属学组织的稳定性;⑧良好的润湿性;⑨可接受的成本价格。
5结语
在微电子封装技术方面经历了双列直插、四方扁平等阶段。目前球栅阵列封装已经成为主流产品，现在芯片尺寸封装和多芯片组件也在蓬勃发展。今后微电子封装将继续向高性能、高可靠性、多功能、小型化、薄型化、便携式及低成本方向发展，相关的连接技术也必须符合这种发展趋势。在所使用的封装材料方面有金属、陶瓷、塑料，而低成本的塑料是应用的主要方向。
对奸料而言，锡铅共晶奸料虽有许多优点，但鉴于Sb及其化合物的剧毒性对人类健康和生活环境的危害，要求生产各种无铅奸料。目前最吸引人的是Sn-Ag-Cu系列，另外还有Sn-0.7Cu，Sn-3.5Ag，Sn-Zn和Sn-Ag-Bi等无铅奸料。从世界发展趋势看，新型无铅奸料的成分设计趋向于合金的多元化，因多种合金元素的加入可提高其力学性能和可靠性。随着现代工业的发展，人们也更注重免清洗无铅奸料的开发和应用，这是降低生产成本和能耗、提高产品性能的有效途径。
参考文献：
[1]范琳，袁桐，杨士勇.微电子封装技术与聚合物封装材料的发展趋势[J].新材料产业，2005，7(8)：88-97.
[2]李枚.微电子封装技术的发展与展望[J].半导体杂志，2000，25(2)：32-36.
[3]刘劲松，郭俭.BGA/CSP封装技术的研宄[J].哈尔滨工业大学学报，2003，50(5)：602-604.
[4]王春青.微电子焊接及微连接[J].电子科技导报，1995,2(4)：30-31.
[5]王春青，李明雨，田艳红.电子封装中的微连接技术[A].第十次全国焊接会议论文集[C].黑龙江哈尔滨：黑龙江人民出版社，2001.107-118.
[6]贾永平.波峰焊接技术的应用[J].航天制造技术，2003，22(3)：6-8.
[7]吴念租，蔡均达.锡焊技术与可靠性[M].北京：人民邮电出版社，1993.69-89.
[8]WilliamB，Hampshire.T^esearchforlead-freesolders[J].Soldering&SurfaceMountTechnology，1993，14：49.
关键词：电子封装;防潮;塑封;元器件
1 引言
伴随着集成电路工艺的迅猛发展，集成电路封装工艺朝着高密度、小体积、重量轻、低成本、高可靠性的方向发展。电子封装(Electronic Packages) 属于电子产品后段的工艺技术， 它的目的是给集成电路芯片一套组织构架。
塑料封装同传统的陶瓷等气密性封装形式相比，更能满足低成本、小体积、重量轻和高密度的要求。水汽对器件的影响早在封装器件出现时就已出现。随着电子集成技术的发展，电子器件的尺寸越来越小，芯片上的线宽越来越窄。对复杂电子系统的广泛需要要求系统中关键电子集成电路具有更高的可靠性。这些集成电路应该能够抵抗潜在的环境应力，阴止迁移离子和水汽进入电路，防止机械损伤等。由水汽导致的器件可靠性问题主要有腐蚀、分层和开裂。
水汽的侵入会导致集成电路中金属的氧化和腐蚀。金属在潮湿环境中的氧化速率和类型是导致电阻变化的一个主要机制。铝线的电化学腐蚀是集成电路器件中一种非常严重的失效形式，它不但存在于塑料封装中，在气密性封装中也时有发生闭。电化学腐蚀将导致铝线开路和枝晶的生长。
2 研究现状
为了减少由水汽引起的可靠性问题，各国的研究人员进行了不懈的努力以降低器件中的水汽含量。目前常采用的方法一是改进封装材料的特性，以降低材料的吸水性，提高材料之间的粘结性，但其效果非常有限，另一种方法是在各种封装形式上沉积水汽阻挡层，降低水汽的渗透率，这种方法通常适用于对可靠性有特殊要求的场合，如汽车电子等。
3 研究方法
采用等离子增强化学气相沉积（PECVD）方法沉积雾剂薄膜作为塑封封装中的水汽和离子阻挡层。测试样品为在LAUFFER的LHMS28型递模注塑机上封装好的64脚TQFP，尺寸10X10mm，厚度为14mm。使用的封装料是SUMITOMO公司生产的EME6600环氧树脂。样品分为光面和毛面两种，每个样品中都在芯片衬垫上用银浆粘贴了3x3mm的硅片。银浆的热处理温度为150度，时间为30min。 转贴于
4 实验结果
实验利用增重法测定TTQFP器件在30℃/80%RH、600℃/60%RH、85℃/60%RH和85℃/80%RH四种温湿环境中的吸水曲线，如图1所示。
从图中可以看出温度和湿度条件对器件吸水性能的影响都很大。在同样的湿度条件下，温度从30℃提高到85℃(80%RH)，或着从60℃提高到85℃(60%RH)，器件吸水含量达到平衡的时间都大大缩短了，并且平衡时器件中水汽的含量也都有了很大的提高。温度条件相同时(85℃)，当湿度条件从60%RH增加到80%RH，器件吸水速率无明显变化，而平衡时水汽的含量却提高了。
该实验还利用传感器法测定了在同一湿度条件下(85%RH)，温度对TQFP器件中吸水速率的影响。由于传感器的电容值与器件的吸水量存在线性关系，因此该曲线也就反映了器件的吸水量随时间的变化关系。可以看出在同样的湿度条件下，随着温度的升高，器件的吸水量达到平衡的时间大大缩短了，平衡时器件的吸水量也有了很大的提高，这与增重法得到的结果相一致。由扩散原理可知，水汽在塑封料中的扩散应遵循FICk扩散方程。一维Fick扩散方程的一级近似解可表示为指数函数，C=Pl一P2*exp(P3*t)。公式中的C代表了传感器的电容值;t代表了器件在环境中放置的时间，Pl是吸水达到平衡时所对应的饱和电容值;P2是平衡时的电容值与扩散开始时电容值的差值，P3是曲线的曲率，正比于扩散系数，对于用同一种湿度传感器测量所得到的曲线，P3可用于比较水汽扩散的速率。由此可得在85℃/85%RH和65℃/85%RH条件下的拟合曲线，并且由拟合曲线可以得到P1，P2以及P3的值。从而我们可以知道器件的扩散系数是与温度有关的参数，我们用公式P3=P0*exP(一E/KT)来拟合P3与温度的关系。公式中的E为扩散过程的激活能，K为玻尔兹曼常数。由此可以看出，InP3与l/KT成一直线关系，说明我们使用的拟合公式能够真实地反映器件中水汽的扩散系数与温度的关系，具有一定的正确性。通过直线的斜率，我们得到了扩散过程的激活能为753708E-20J(047106ev)
为了提高TQFP器件的防潮性能，减少器件中的水汽含量和分层开裂失效的纪律，我们采用了在塑封器件表面沉积无机薄膜的方法来降低水汽的透过率。
5 结论
研究实验所采用的方法对于塑封元器件防潮具有较好作用，湿度和温度对防水性能都有影响，利用等离子体增强化学气相沉积方法在TQFP塑封器件表面沉积SiNx薄膜，以提高防水性能。
参考文献
［1］陈力俊. 微电子材料与制程［M］. 上海: 复旦大学出版社，2005.
［2］中国电子学会生产技术学分会丛书编委会. 微电子封装技术［M］. 合肥: 中国科学技术大学出版社， 2003.
［3］Robert Camllletti and Crish Chandra，Low Temperature Ceramic Coatings for chip-on-Board Assemblies.
80年代无锡曾作为国家南方微电子工业基地的中心,承担了我国第一次对微电子产业制定国家规划并进行大量投资的“908”工程,组建了微电子科研中心,并建设了国内第一条6英寸CMOS生产线。“908”工程的实施,为国家培养锻炼了大批集成电路专业人才,探索了我国微电子工业发展的道路,同时也为无锡集成电路产业的发展积累了雄厚的产业基础。
进入21世纪以来,无锡抓住国际半导体产业转移的历史机遇,通过积极实施开放战略,在无锡高新区集聚了以海力士、英飞凌、东芝半导体等为代表的一大批具有国际当代水平的集成电路晶圆制造、封测企业。通过积极支持原有企业发展,使华润微电子、江苏长电等企业成长为民族半导体工业的代表。通过鼓励企业创新创业,诞生了美新半导体、力芯微电子、芯朋微电子等一大批新兴微电子企业。无锡依托原有的雄厚基础,通过10年的发展与探索,已成为产业链完整、企业集聚度高、自主创新与市场竞争能力强、充满发展活力的国家重要的微电子产业基地城市,集成电路产业已经成为无锡最具代表性和最具区域竞争优势的新兴产业。
目前无锡有各类集成电路企业160多家,涉及集成电路设计、晶圆制造、封装、测试、系统应用、配套材料与装备制造以及分立器件研发生产等领域,从业人员5万余人,形成了较为完整的产业链。2009年,无锡集成电路产业实现营业收入301亿元。根据中国半导体行业协会公布的2009年国内10大企业排名,无锡海力士半导体公司、华润微电子(控股)、江苏新潮科技集团公司、无锡华润矽科微电子公司、英飞凌科技分别进入全国10大集成电路制造、封装和设计企业行列。其中海力士半导体公司列10大集成电路制造企业第1名;华润微电子(控股)列10大集成电路制造企业第3名;江苏新潮科技集团公司列国内10大集成电路封装企业第3名,也是目前国内规模最大、水平最高的内资封装企业;无锡华润矽科微电子公司列国内十大集成电路设计企业第6名;英飞凌科技名列国内10大集成电路封测企业第10位。
1.1 集成电路设计产业
无锡目前有集成电路设计企业100余家,2009年销售收入37亿元。无锡集成电路设计企业以民营资本自主创业为主,产品开发以消费类电子产品芯片为主,采用短平快的发展模式,在市场化经营中迅速发展,并形成了无锡设计业的特色。近年来,以智能存储芯片、卫星导航、MEMS传感芯片、RF芯片、多媒体SoC芯片等为代表的一批高端产品相继研发成功,海外留学归国人员创办的设计公司已达到40余家,有力的带动了无锡集成电路设计领域的研发创新能力。目前无锡的集成电路设计企业中,主要代表企业有无锡华润矽科、中科芯、美新半导体、海威半导体、硅动力微电子、力芯微电子、中微爱芯等。其中美新半导体公司实现了在美国NASDAQ上市,融资1亿美元,是无锡第二家实现上市的集成电路企业。
1.2 集成电路晶圆制造业
目前,无锡市有各类晶圆生产线21条,其中12英寸线2条、8英寸线2条、6英寸线5条、4-5英寸线11条、3英寸线生产1条,合计月产能合计达到47.5万片,工艺类型包括CMOMS、BICMOS和双极,技术水平CMOS工艺达到了66-90nm、BiCMOS 工艺0.6μm和双极电路工艺0.8μm,2009年晶圆制造业销售收入180亿元。无锡是国内最大的12英寸存储器芯片制造和6英寸晶圆代工基地。代表性企业有:海力士半导体、华润上华、华润晶芯、开益禧、中微晶圆等。分立器件制造企业包括东光微电子、新潮科技、华润华晶、固电半导体、红光微电子、海天微电子公司等。
1.3 集成电路封装测试配套及支撑业
2009年无锡市集成电路封装测试产业营业收入90亿元。代表性企业包括长电科技、华润安盛、海力士、英飞凌科技、东芝半导体、矽格微电子、中微腾芯、泰思特等。其中江苏长电科技公司是我国最大的内资封测企业,拥有自主知识产权的FBP、QFN等中高级芯片封装技术,具有较强的竞争优势。海力士投资3.5亿美金、月封装7500万只集成电路芯片的封装项目也已投产。英飞凌、海力士、东芝半导体、强茂科技等外资封测企业落户无锡增强了封测环节的整体实力。近年来封测企业通过强化技术创新,在芯片级封装、层叠封装和微型化封装等方面取得了突破,缩短了与国际先进水平的差距。
无锡集成电路支撑配套产业主要集中在小尺寸单晶硅棒、引线框架、塑封材料、工夹具、特种气体、电子化学品和测试、晶圆减薄、清洗设备等,主要的代表企业有华友微电子、润玛电子材料、启华电子、高新气体、高顶科技、华晶利达、乐东微电子等。
2集成电路产业公共环境
2.1 专业化园区建设
经过多年的发展,无锡集成电路产业形成“一基地二分区”为主的空间布局。在新区、滨湖、江阴等集成电路企业集聚区建立了多个的集成电路专业园,通过园区的骨干企业作龙头,带动和盘活区域产业,增强园区产业链上下游企业间的互动配合,不断补充、丰富、完善和加强产业链建设,形成具有竞争实力的产业集群。
新区超大规模集成电路产业园总体规划3平方公里,总投资60亿元。通过建设集IC制造业区、设计孵化区、设计产业总部经济区、设计产业化配套区组成的主体功能区以及以生活、商务服务区为辅助于一体的高标准、国际化的集成电路专业科技园区,作为承接以IC设计业为主体、制造、封测、系统方案及支撑业为配套的企业创新创业的主要载体。支持跨国企业全球研发中心、技术支持中心、产品系统方案及应用、上下游企业交流互动、规模企业独立研发配套设施、物流、仓储、产品营销网点、国际企业代表处等的建设,组建“类IDM”式解决方案平台,提供完善一站式服务。
中电科技集成电路设计园位于太湖湖畔,面积为300亩,总投资20亿元,该项目的建设将分为研发办公区、公共服务区、景观绿化带和商业休闲带,并充分考虑研发工作条件及人员生活要求等因素,为高端人才提供优质的工作、生活环境。
2.2 专业人才支撑体系
无锡历来是中国集成电路产业发展重镇,为国家微电子产业的发展输送了大量的专业人才,有华晶为背景的集成电路人才遍布海内外。中国工程院院士、“核高基”重大专项专家、教授、博导、海归博士、本土企业家等高级专业技术人才正在为无锡的集成电路产业发展作出积极贡献。目前,无锡集成电路产业从业人员5万余人,其中中国工程院院士1人、集成电路工程师8000余人、集成电路设计工程师2000余人、留学归国博士硕士200余人。建有东南大学无锡分校、北京大学无锡软件与微电子学院、江南大学、江苏省职业技术学院、无锡电子信息技术学院等与集成电路专业人才培养相关的院校,形成了多层次、全方位的专业人才支撑体系。
随着无锡市“530”人才引进计划和无锡市“”的实施,已经吸引200余位海外高端IC人才到无锡创业和就业,而且未来还将有更多的海内外高端人才在无锡入户创业。随着产业环境的不断优化、产业规模的扩大、技术水平的提升,无锡集成电路人才资源也更加集聚,人才输出型的状态正在向以输入型为主的人才流通体系转变。
2.3 政策环境体系
无锡市委、市政府高度重视集成电路产业的发展,把建设“太湖硅谷”列为全市打造“三谷三基地”的首位。根据规划,“十二五”末无锡市集成电路产业产值力争达到1000亿,成为支撑全市实现可持续发展的关键性产业。无锡将继续以重大项目实施和提升创新能力为着力点,加强规划引导、优化资源配置、实施鼓励政策,努力形成超常规发展态势。通过制定“530”人才引进计划、无锡市“123”计划和后“530”计划、无锡市软件与集成电路专项、无锡新区关于推动科技创新创业发展的实施意见等鼓励无锡集成电路产业加快发展的各项政策措施,切实推进重大项目建设,支持骨干企业做大作强,不断增强行业创新与持续发展能力,形成区域竞争优势。特别是加强芯片设计领域的创新能力建设,力求在芯片架构、开发模式等方面实现创新,取得一批代表性研究和应用成果,培育形成高端芯片的开发能力。以国家集成电路设计产业化基地为重点,发挥载体建设的作用,不断推进无锡集成电路产业的发展。
2.4 投融资环境
建设国际化的IC投融资体系,进一步引进和集聚专业的IC投资基金及管理公司,成立新区创投集团IC投资专业子公司,主要投资和支持共性及基础平台建设、重点产学研项目的引进和核心产品研究开发,支持目前的以消费类为主的产品向中高端产品、SoC产品方向发展。鼓励企业有效利用国内外资本市场的融资工具,使企业从依赖国家优惠政策和银行贷款的间接融资为主转向主要依靠国内外金融市场的间接融资为主,推动产业持续发展。以无锡优质企业资源,通过全球产业资本引进世界一流的研发团队,提升设计水准,推动本地企业兼并重组、强强联合进入资本市场做大做强,培育一批规模企业群。重点推进设计企业和民营制造类企业上市融资。优化科技经费投入方向,区科技发展基金向提供开放服务的科技基础设施条件与共性技术研发平台、重大科技成果转化及产业化和非赢利性骨干科技中介服务机构等重点倾斜;提高高新技术风险投资公司和担保公司的资金使用效率,择优支持技术含量高、市场前景广的孵化项目的创业投资;积极扶持风险投资机构的设立,积极引进国际资本在我区设立分支机构,开展风险投资业务和融资担保业务。目前,关注无锡集成电路产业的创投基金包括高德创投、亚太基金、专业IC股权投资基金、中宇创投、友利投资、MIRAE ASSET、韩华证券、乾龙创投等。
2.5 公共服务平台建设和科技支撑机构
无锡在建设国家集成电路设计产业基地的过程中,形成了一系列的公共服务平台和科研支撑机构。国家集成电路设计无锡产业化基地公共平台,包括EDA设计、公共IC测试、快速封装、可靠性试验、IP资源中心和FPGA创新验证中心等系列化专业平台,形成了对集成电路研发设计各主要环节的有效支撑。无锡集成电路产业拥有众多研究所、工程中心和研发中心,包括部级专用集成电路研究机构―中国电子科技集团第58研究所、国家集成电路(无锡)设计中心(依托中科芯集成电路)、江苏省专用集成电路(ASIC)工程技术研发中心、江苏省集成电路测试公共技术平台(省级)、无锡新区集成电路设计企业孵化器(省级)等公共技术支持机构和江苏长电集成电路封装研发中心、射频芯片工程研发设计中心(无锡硅动力微电子公司与东南大学合作建立)、MEMS研发中心(美新半导体公司与北京大学合作创办)和芯通短距离高速红外线数据传输研究中心(无锡硅动力微电子股份有限公司和日本日深株式会社联合成立)、江苏省模拟集成电路IP核工程技术研究中心(无锡晶源微)、江苏省数字功率放大集成电路工程技术研究中心(无锡力芯微电子)、江苏省数字音视频芯片开发工程技术研究中心(无锡硅动力股份)。
3发展方向与趋势
3.1 无序竞争向有组织规模化发展
无锡作为国家重要的微电子产业基地,尽管起步早、产业体系较为完整,但处于核心和主导地位的设计业产业相对薄弱,对产业的牵引作用不明显。无锡集成电路设计企业大都从华晶集团发展而来,借鉴了华晶产品类型和市场营销渠道,通常通过个人投资,企业规模小,产品跨度小,市场渠道较为单一,形成多家企业产品互相雷同、价格无序。随着技术、产品、市场的发展以及时间的历练,企业家的经营意识开始发生变化,由一家骨干企业牵头,若干家企业联合起来,采用共同开发、渠道共享的模式,实现产品开发的系列化,既有效避免内部竞争,又能形成具有竞争力的品牌产品,促进企业的规模化发展。如力芯微电子采用投资若干家中小规模企业,开发电源管理系列产品,既借用了国内外开发团队的技术力量,增强了企业产品开发能力,又扩充了产品系列,使企业产品打进国际知名企业,探索了一条高效的企业发展模式。目前,无锡超亿元的集成电路设计企业已经达到8家,设计企业正走向规模化发展之路。
3.2 产品低端雷同向自主创新发展
之前,无锡集成电路设计企业的大都采用反向设计方法,开发面向消费类电子IC产品,产品工艺集中在CMOS电路(0.35μm)以上,双极电路(0.8μm)以上,产品技术水平低,知识产权保护困难,遏制了企业的快速发展。随着国际集成电路产品市场变化、知识产权保护力度的加大以及海内外高端集成电路人才在无锡的集聚,给无锡企业带来了新产品、新技术,企业开始开发具有自主知识产权的产品,提升技术档次,形成企业核心竞争力。无锡集成电路企业的产品技术水平开始明显升级,0.18um成为主流工艺,先进工艺达到65nm。产品类型涵盖CPU、DSP、汽车电子、卫星电子、MEMS传感芯片、射频芯片等高端产品,进入了产品技术水平快速提升阶段。
（1.江南大学物联网工程学院，江苏无锡214122；2. 江阴苏阳电子股份有限公司，江苏江阴214421）
摘要：为了满足功率器件不同封装形式可靠性和稳定性的需求，对功率器件封装的塑封系统进行研究。设计塑封压机集成接口和PLC温度控制电路，实现功率器件塑封压机温度控制；研发光电传感器、接近传感器以及螺旋测试头集合形成的塑封模具定位传感结构，结合PLC定位电路设计，实现了功率器件塑封模具定位。对关键的PLC和触摸屏组合控制系统进行了探索，系统已投入实际应用，效果良好。
关键词 ：功率器件；封装；温度控制；定位
中图分类号：TN305.94?34 文献标识码：A 文章编号：1004?373X（2015）14?0116?04
收稿日期：2015?01?25
随着以计算机、网络通信、消费类电子产品和汽车电子为代表的4C 市场和电源驱动领域朝着小外型、大功率的方向发展，作为关键的核心电子元器件，现代功率器件也朝着大功率、小型化、高频化的趋势快速发展[1?2] ，这对功率器件的封装提出了更高的要求。
目前主流功率器件封装形式有：TO，SOP，DIP，PDFN，QFN[3]，为了确保这些器件的稳定性和可靠性，封装过程中的控温和定位显得尤为重要。通过塑封系统自动控温定位结构的设计，实现不同封装形式功率器件可靠性和稳定性的提升[4] 。本文成果已应用于江阴苏阳电子股份有限公司多类产品实际封装。
1 系统组成
本系统采用的PLC 控制系统由CP1H?XA40DT?DPLC和TPC1062KS触摸屏组成，配合塑封压机集成接口设计、PLC 控温设计、PLC 定位设计、光电传感系统嵌入，在触摸屏上实时显示塑封压机温度并实现温差预警反馈和定位不准预警反馈[5?6]。原理框图如图1所示。
2 半导体塑料封装压机自动温度切换系统
2.1 塑封压机集成接口系统设计
作为功率器件封装关键的塑封工序，塑封系统的稳定性和精度直接影响了功率器件的性能。半导体塑料封装压机需要安装精密塑封模具以进行手动塑料封装，一副模具一般需要16~20个加热棒，压机有32个加热通道，可以方便更换。传统塑封压机中模具加热棒与压机加热棒接口一一对接，压机加热棒通道与热电偶通道一一对应，该对接方式直接造成压机内部连线过多，引起安全隐患。
为了解决上述问题，设计了一种包括上模、下模、压机加热棒集成接口以及压机热电偶集成接口的塑封压机系统。上模及下模的单独加热棒接口集合成一个整体加热棒接口，上模及下模的单独热电偶接口集合成一个整体热电偶接口，整体加热棒接口与加热棒接口通过加热棒连接线连接，整体热电偶接口与热电偶接口通过热电偶连接线连接。由于系统将传统的多条单线连接改成整体接口连接，使得半导体塑料封装压系统连线简单、不容易造成连线接头脱落，更换塑封模具便捷。
2.2 PLC温度控制设计
设计的塑封压机系统除了将压机的多个单通道结合在一起，还在PLC智能反馈系统中增加自动变换通道程序，若某个通道低于设定温度一定时间，PLC 自动切换下一个闲置通道。通过触摸屏输入、PLC 反馈、模块集成的方法实现温度的切换控制。
PLC温度控制系统通过触摸屏设定加热温度、加热脉冲、高低温度报警值和计时时间等相关参数，实现对压机的温度控制。在实际应用中，塑封压机加热开启2 h后切换通道系统开启，若某个通道出现异常（≠175 ℃，温差＞3 ℃），PLC立即开始200 s计时，在计时期内该通道温度如仍未达设定值，该通道将被关闭，同时开启下一个闲置通道，重新加温。最终塑封压机温度维持在报警值3 ℃以内，从而保证塑封过程中的恒定高温。该系统可应用于不同封装形式，图2为本系统PLC温度控制原理图，图3为实际塑封压机触摸屏温度及PID显示界面图。
3 半导体塑料封装压机智能定位系统
本系统设有光电传感器、接近传感器以及螺旋测试头，可利用螺旋测试头高精度的测量尺寸来调节接近传感器与工作台的配合。上、下工作平台之间连接有4根导柱，将电子光缆感应尺设置于导柱的外侧，接近传感器设置在导柱内侧，螺旋测试头位于接近传感器的底部。当下工作台上升时，4个导柱上的接近传感器可感应下工作台是否到达设定位置，电子光缆感应尺读取下模到导柱的距离，如未达设定值，光电传感器将输出电平信号，经电路转换后，一路信号直接触发PLC安全控制点，有效阻止模具的开合；另一路信号输出至LED指示灯，提示此时工作台未能到达设定位置，图4为塑封模具定位原理图。该系统具有智能定位的功能，触摸屏可实时显示4个导柱是否在设定位置，如有报警，可迅速反映定位异常的传感器方位，便于及时处理，可以有效避免模具损坏或者报废。图5为本系统触摸屏定位显示界面。
4 软PLC 系统研究
为了实现塑封系统控温定位的智能反馈，需要设计一种实时监控的现场控制系统，可编程逻辑控制器（Programmable Logical Controller，PLC）以微处理器为基础，采用可编程的存储器，用于其内部存储程序，执行逻辑运算、顺序控制、定时、计数与算术操作等面向用户的指令，并通过数字或模拟式输入/输出控制各种类型的机械或生产过程[7?8]；所以在功率器件塑封系统设计中，采用PLC与触摸屏组成的控制系统实现自动控温和定位功能。
4.1 控制现场结构
本文采用CP1H?XA40DT?D PLC 和TPC1062KS 触摸屏组成系统控制现场的电动阀、电磁阀、电动机、温度控制器和定位控制器等执行机构。以温度控制为例，CP1H?XA40DT?D通过模拟量输入模块和温度传感器采集现场的温度信号，信号通过PLC 上的A/D 转换、数值变换传送到触摸屏上，触摸屏显示实时的温度值和PID值；且PID 参数可以通过触摸屏进行设置，触摸屏给PLC 发送指令，以控制现场的执行机构[9]。控制现场温控结构如图6所示。
4.2 控制系统电路设计
为了实现PLC对塑封压机温度和模具定位的控制，必须设计相应的控制电路。PLC 控制系统的控制电路主要由输入电路、PLC、输出电路3个部分组成。输入电路主要有按钮、开关、模拟量、人机界面等；输出电路主要有电磁阀、指示灯、接触器等。PLC 控制系统根据输入电路得到的信号，执行PLC程序，从而控制输出电路的电器元件驱动设备的机械结构，最终满足控制塑封压机温度和模具定位的要求，完成系统控制。以温度控制为例，通过触摸屏设定标准塑封压机温度（175 ℃），通过PLC程序判断压机温度是否在容差范围内（3 ℃），若超出容差，则发出信号反馈至触摸屏，同时调整加热通道，令塑封压机温差小于设定容差。图7为功率器件塑封系统PLC温度控制电路图。
4.3 控制系统软件设计
常见的PLC控制系统软件设计方法有图解法编程（包括梯形图法、逻辑流程图法、时序流程图法和步进顺控法）、经验法编程、计算机辅助设计编程等[10]。设计的自动控温定位塑封系统选用的是梯形图法，这种最方便的编程方法是一种用梯形图语言，模仿继电器控制系统的编程方式。其图形及元件名称均与继电器控制电路十分相近。这种方法的优点在于可以把原继电器控制电路转化成PLC梯形图语言。
为了提高系统可靠性，在软件设计上采用了数字滤波和软件容错。在采样周期内，用采样值计算加权平均值作为滤波值，滤波现场的模拟量信号经A/D转换后变为数字量信号，存入PLC中，根据滤波值滤去噪声信号获得所需的有用信号，进行系统控制。在程序执行过程中，一旦发现现场故障或错误，系统即通过程序判断造成错误的原因是主要故障还是次要故障，并分别做出停机和相应子程序处理。系统还可对重要的开关量输入信号或易形成抖动的检测或控制回路采用软件延时，对同一信号多次读取，结果一致，才确认有效，消除偶发干扰的影响。
5 结语
目前市场中功率器件应用极为广泛，为了适应现代便携式电子产品等应用领域不断小型化的发展趋势，现代功率器件封装技术不断改进，新型封装形式不断涌现。为了提高各种封装形式的可靠性和稳定性，设计了一种可应用于各种封装形式的功率器件自动控温定位塑封系统，该系统可实现关键塑封工艺设备温度的均匀和稳定，提高塑封模具压合精度，从而提高良品率，降低设备损耗，具有极其重要的应用价值。基于PLC控制系统的自动控温定位塑封系统的研究和实现对提升功率器件封装的效率有着重要意义。
参考文献
[1] 龙乐.电子封装技术发展现状及趋势[J].电子与封装，2012（1）：39?43.
[2] 张兴，黄如.微电子学概论[M].北京：北京大学出版社，2000.
[3] 张巍，徐武明.国内集成电路产业特点、问题、趋势及建议[J].承德民族师专学报，2011（2）：9?11.
[4] CHYLAK Bob，BABINETZ Stephen，LEE Levine. Ultra ?lowloop wire bonds [EB/OL]. [2014 ? 07 ? 08]. http：//docin.com...827.html.
[5] 袁立强，赵争鸣，宋高升，等.电力半导体器件原理与应用[M].北京：机械工业出版社，2011.
[6] 刘文生.PLC与触摸屏的综合应用[J].辽宁师专学报：自然科学版，2009，11（1）：87?88.
[7] 叶晓光.PLC 在组合机床的控制应用探讨[J].制造业自动化，2011，33（10）：146?148.
[8] 陈立定.电气控制与可编程序控制器的原理及应用[M].北京：机械工业出版社，2004.
[9] 郭世钢.PLC 的人机接口与编程[J].微计算机信息，2006（19）：40?44.
[10] 陈晓琴.可编程控制器及应用[M].哈尔滨：哈尔滨工程大学出版社，2009.
[11] 顾江海，刘勇，梁利华.封装集成工艺中带状功率器件的翘曲研究[J].浙江工业大学学报，2012（5）:578?582.
[12] 高尚通，杨克武.新型微电子封装技术[J].电子与封装，2004（1）:10?15.
作者简介：余骏华（1990—），男，硕士。研究方向为软件理论及其应用。实用新型专利：半导体塑料封装压机智能温度切换系统（ZL 201320226664.0）发明人。
孙力（1966—），男，教授，博士，硕士生导师。研究方向为计算机技术。
全庆霄（1963—），男，高级工程师，硕士。研究方向为半导体封装技术。
中国科技核心期刊《现代电子技术》官网注册投稿
刊载内容：主要刊载较高学术、技术水平和实用价值的研究课题、学术报告、科研成果和综合评述等优秀学术性论文，主要栏目有：军事通信、无线通信、无线与互联网、信号处理、通信设备、信息安全、测控技术、数控技术、自动化技术、电子技术应用、工控技术、电子技术、智能交通与导航、新型显示技术、图像检测与处理、汽车电子、节能减排技术；嵌入式技术，科学计算及信息处理、计算机控制与仿真、计算机软/硬件与数据总线、模式识别与人工智能、航空航天技术、新型电子材料、电子与信息器件、传感器技术、虚拟仪器与应用、新型智能器件、电源技术、激光与红外技术等。
本刊影响及收录情况：本刊主要刊载学术、技术类文章和有实用价值的研究课题、学术报告、科研成果等优秀技术性论文。在中国科技核心期刊扩展版中所属学科为TN类（无线电电子学、电信技术）。
按影响因子与学科排名：影响因子为0.548，在同类全国排名中位列第12名；
总被引频次与学科排名:被引频次为4 633，在同类全国排名中位列第2名；
基金论文比与学科排名；基金论文比为0.332，在同类全国排名中位列第29位；
来源文献量与学科排名：来源文献量为1 188，在同类全国排名中位列第6名。
收录情况：《现代电子技术》为中国学术期刊综合评价数据库来源期刊、RCCSE 中国核心学术期刊（A）、中国新闻出版总署期刊资料库收藏期刊、中国期刊、中国科技期刊、知网、万方和维普等各大数据库全文收录期刊；为美国《乌利希期刊指南》收录期刊。
投稿要求：来稿务必论点明确，文字精练，数据可靠，每篇论文（含图、表）一般不超过6 000 字，必须包括（按顺序）：题目、作者姓名、作者单位及邮政编码、中文摘要（目的、方法、结果、结论四要素齐全）、
关键词 （ 4~8 个）、中国图书资料分类号（简称中图分类号）、文献标识码、英文信息（题名、作者姓名、单位、摘要和
关键词 ）、正文、
电子元器件是PCB板级设计的基础，它的管理和使用贯穿了研发、供应、生产、成本等多个环节。由于相关人员信息沟通不畅、信息共享不够，造成了器件选型、质量、采购等方面问题。主要表现在：研发人员未能严格按照优选手册选用元器件，尤其是对是否选用优选元器件没有控制和考核手段，随意性较大，从设计源头不能有效控制元器件的质量和种类。研发人员在自行绘制符号和封装时未能遵循相关的标准和规范，绘制的符号和封装的规格尺寸、标注方法等不统一、正确性不能保证，影响了产品研发的进度和产品本身的质量，给后续的工艺工序、生产制造等带来很大困难。供应部门、生产部门、财务部门不知道某个产品由多少元器件、零部件构成，生产准备、成本核算无法做到精细化管理。为了突破元器件对产品开发、生产、质量等方面的影响，结合PDM平台建立电子元器件管理信息系统。主要思路是：将ECAD设计工具、PDM系统、电子元器件数据库有机集成，实现设计开发的流程控制和数据共用。
1利用PDM平台实现图文档和设计过程管理
PDM系统是企业进行项目管理、流程管理和产品数据管理的核心系统，主要有：电子图文档管理、工作流管理（电子审签）、设计变更管理、产品结构管理（BOM管理）、项目管理、ECAD和MCAD设计工具集成等功能。电路设计的原理图、PCB等设计数据、元器件汇总表、装配图、电路图等图文档，需按照要求进行PDM系统中进行流程签署和归档。
2构建电子元器件数据库
电子元器件数据库建设包括两部分内容：（1）电子元器件数据库平台建设，主要包括物料编码、生产厂家、技术参数、器件手册等元器件信息。（2）EDA图库建设，包括与相关ECAD工具密切相关的部分，比如原理图符号库、PCB封装库等。建立电子元器件数据库信息平台，具有电子元器件信息查询、检索、使用、维护等功能。按照优选目录建立电子元器件数据库，主要包括：物料编码、生产厂家、技术参数、器件手册和EDA图库（原理图符号库、PCB封装库）等。元器件信息库建设的基础是结合企业实际制订各类标准和规范，以及管理流程实现建库规范化，减小出错率，保证电路符号与封装图的绘制过程有序可控，保证建库使用的元器件信息准确无误且为最新资料，确保电路符号与封装符号库的正确对应关系。EDA图库建设是电子元器件数据库建设的重点，首先是制定立足于设计要求、符合国标、行业标准和企业标准的建库规范，第二步是依照规范制作原理图符号库、PCB封装库等信息。原理图符号库符合规范性、统一性、属性的可继承性等特点。PCB封装库要符合统一分类、规范焊盘设计等要求。元器件信息库建设，要考虑ECAD工具的要求、平台管理继承的要求进行整合，通过电子元器件数据库与ECAD设计工具的集成，设计人员可直接查询、使用元器件信息和EDA图库。
3实现PDM和电子元器件数据库的集成应用
集成应用的思路是：设计师运用ECAD设计工具进行电子线路设计，直接从电子元器件数据库中获取元器件的基本信息、原理图符号、PCB封装进行电路设计和PCB布线设计，设计完成后将设计结果输出到PDM数据库，PDM根据电子元器件数据库元器件种类的信息进行规格化检查。主要流程是：（1）元器件新增和更改流程在PDM系统内发起和执行审批。在PDM系统中提供元器件数据库操作的入口管理，可设置、定义元器件数据增加、变更的业务流程。（2）申请批准后，PDM系统向元器件库新增元器件信息；选择元器件的符号、封装文件由元器件管理员在EDA电子元器件库创建和维护。EDA电子元器件库管理元器件完整属性信息、符号、封装。（3）线路设计时，ECAD设计工具AltiumDesigner（或Mentor等）直接调用EDA库内的电子元器件进行设计。线路图纸设计完成后，通过集成检入图纸到PDM系统时，解析原理图并调用PDM系统的电子元器件部件，创建出原理图的元器件BOM。设计师通过Altium选用电子元器件必须经过规格化审查，如果选用了电子元器件库中不存在的元器件，PDM系统将阻止设计输出。
4结束语
建立ECAD开发工具、PDM和电子元器件数据库集成应用的模式对于提升科研能力、知识重用水平具有积极和深远的意义。设计人员可从元器件数据库中获取元器件的基本信息、符号封装和原理图等，实现快速应用。同时可有效控制元器件种类的增加或变更，为采购、生产准备、成本管理等提供准确的基础信息支持。
作者：于晓彬 高超 单位：陕西烽火电子股份有限公司
Abstract: Research and application of BGA and CSP improve the PCB assembly density. 2D packaging is entering its end in assembly density. Like THD and SMD before, both BGA and CSP are reaching its own impasse in terms of maximizing its electrical, mechanical, thermal performances, size, weight, and reliability. Now, 3D multi-chip packages are the next phase for its future use in advanced PCB manufacturing process. They can be classified into chip level and package level stacking. So, package-on-package, a type of 3D package level stacking, which is lowest-cost and most advanced in performance, is to be studied in this paper.
关键词：3D封装；多芯片封装；堆叠封装；元器件堆叠
Key words: 3D packaging；multi-chip package；stacked packaging；package on package
中图分类号：TH6文献标识码：A文章编号：1006-4311（2010）34-0039-02
0引言
3D封装的目的是在更小、更薄的电路封装内集成更多的功能[1]。这样可以降低成本，提高设计的灵活性，缩短从设计到应用的时间，增强电子产品的可靠性，改善其电气、机械性能，只需要付出很小的代价，就可以取得显而易见的效果。
尽管如此，3D封装仍要面对在更薄的封装内放置晶片和在单一的封装内集成多个芯片的挑战。元器件堆叠装配（PoP，Package on Package）是应用于PCB装配过程的3D封装方式，在其内部一种经过测试的封装堆叠在另一个经过完全测试的封装上面，与其它方式相比，它提供了一种强有力的多芯片堆叠组装解决方案，当然，这里面也有一些平衡，例如，对于3D PoP封装，为了减小裸晶的厚度，晶圆需要进行减薄和切割，在这个过程中，晶圆的翘曲变形也是很严重的问题。而且，在介质层中要布置顶层晶片和底层晶片之间合适的连线，这会增加3D组装的厚度，增加连线的长度，最终会影响到电子产品的电气性能。
在PCB制造过程中集成3D PoP封装工艺会使整个封装过程在元器件、仿真、设备方面得到极大的延伸，而在测试上的花费、制造过程的复杂程度、仿真的可靠性都驱动着堆叠封装从裸晶堆叠向PoP发展。
1堆叠封装技术现状
由于堆叠封装技术出现的时间还不久，目前尚没有业界公认的统一标准，各IC公司和封装厂商根据自己的专利、技术和理解定义了众多与堆叠相关的封装种类，但每一种堆叠封装都侧重于某个特定的方面[2]。
按照结构特征可把堆叠封装分为芯片堆叠封装（SCP，Stacked Chip Package；SDP，Stacked Dices Package）和封装堆叠封装（PiP，Package in Package Stacking；PoP）。SCP强调两个以上芯片的堆叠，它包含多芯片封装（MCP）、堆叠芯片尺寸封装（SCSP）、超薄堆叠芯片尺寸封装（UT－SCSP）等。PiP/PoP是强调一个封装在另一个封装上的堆叠。
与封装堆叠相比，芯片堆叠采用先进的圆片减薄技术能获得更低的封装外形，但是在一些IC内由于良品率的影响和缺乏KGD，使封装IC必须进行3D配制下的预测试，且其功能相对单一，多用于存储器件[3]。富士通、英特尔、三星、现代等国际知名公司已经在手机、数码相机和便携式游戏机中大量使用采用芯片堆叠技术的MCP内存，常见的堆叠层数从两到八层。韩国Hynix Semiconductor于2007年7月开发出了层叠24层25μm厚的NAND型闪存、总厚度为1.4mm的MCP，这也是目前已知的最高堆叠层数。
封装堆叠又称封装内的封装堆叠，它有两种形式（见图1）。其中PiP是一种在BAP（Basic Assembly Package，基础装配封装）上部堆叠经过完全测试的内部堆叠模块（ISM，Inside Stacked Module），以形成单CSP解决方案的3D封装；PoP是一种板安装过程中的3D封装，在其内部，经过完整测试的封装如单芯片FBGA或堆叠芯片FBGA被堆叠到另外一片单芯片FBGA（典型的存储器芯片）或堆叠芯片FBGA（典型的基带或模拟芯片）的上部，这样封装堆叠能堆叠来自不同供应商的混合集成电路技术的芯片，允许在堆叠之前进行预烧和检测[4]。
PiP封装的外形高度较低，可以采用标准的SMT电路板装配工艺，单个器件的装配成本较低。但由于在封装之前单个芯片不可以单独测试，所以总成本会高（封装良率问题），而且事先需要确定存储器结构，器件只能由设计服务公司决定，没有终端使用者选择的自由。PoP封装的外形高度会稍微高些，但是装配前各个器件可以单独测试，保障了更高的良品率，总的堆叠装配成本可降至最低[5]。器件的组合可以由终端使用者自由选择，对于便携式军用通讯产品这是优选的装配方案，因此在下面我们重点加以讨论。
手机、数码相机等便携式电子产品的需求日益增大，大大促进了堆叠封装市场迅速发展，2003年前元件堆叠技术大部分还只是应用在闪存及一些移动记忆卡中，2004年开始出现了手机的逻辑运算单元和存储单元之间的堆叠装配，在这一年整个堆叠技术市场的平均增长率达60%。Prismark预测到2009年包括PiP和PoP封装在内的封装堆叠产品出货量将达到21亿块，其中手机应用将占总出货量的17%。
2堆叠封装的关键技术研究
PoP封装是电路板级组装。典型PoP组装线由一部丝网印刷机、一台或多台贴装机、回流焊炉组成[6]。其一般工艺流程是，电路板上印上锡膏后将底层的CSP器件贴在电路板上，然后从托盘或条带中拾取上层CSP器件，浸入助焊剂或锡膏，贴装在底层CSP器件上，然后对电路板进行回流焊。有的公司选择第二遍再来贴装一层顶层器件，也有的公司会选择购买堆叠模块。大多数公司会避免在温度更高的无铅回流曲线上进行二次回流焊。组装堆叠模块面临贴装精度、助焊、选料和吞吐量等因素的挑战，所以贴装机精度要求比标准SMT贴装机高，为适应底层CSP器件较大的情况，必须对现有SMT贴装机进行改造[7]。一般说来，在堆叠装配过程中，有以下技术要点需要关注。
2.1 顶部元件助焊剂或锡膏量的控制助焊剂或锡膏的厚度需要根据元件焊球尺寸来确定，保证适当的并且稳定均匀的厚度，使最小的焊球也能在浸蘸过程中蘸上适量的助焊剂或锡膏[8]。需要考虑优先选择低残留免清洗助焊剂或锡膏，如果需要底部填充工艺的话，必须考虑助焊剂/锡膏与阻焊膜及底部填充材料的兼容性问题。
顶部元件浸蘸助焊剂还是锡膏，会有不同的考虑：浸蘸锡膏可以一定程度的补偿元件的翘曲变形，同时焊接完后元件离板高度稍高，对于可靠性有一定的帮助；但浸蘸锡膏会加剧元件焊球本来存在的大小差异，可能导致焊点开路。
2.2 贴装过程中基准点的选择和压力的控制底层元件以整板基准点来矫正没有问题，上层元件是以整板基准点还是以其底层元件背面上的局部基准点来矫正就需要斟酌了。选择整板基准点会很方便，产出率也会高，但贴装的精度会受到影响；而选择其底层元件背面上的局部基准点，贴片周期会长，产出率受到影响，对处理基准点的像机也提出了挑战（焦距的问题），但是贴片的精度会得以保证。这时贴装压力的控制也变得非常重要。过高的压力会将底层元件的锡膏压塌，造成短路和锡珠，高压力贴装多层元件也会因压力不平衡导致器件倒塌。所以贴装及浸蘸过程中需要较低的贴装压力。多层堆叠贴装后在传送过程中要求传输轨道运转更加平稳，机器设备之间轨道接口要顺畅，避免回流焊接之前传送过程中的震动冲击。
2.3 底部元件锡膏印刷工艺的控制底部元件球间距是0.5mm或0.4mm的CSP对于锡膏印刷是一个挑战，需要优化PCB焊盘的设计，印刷钢网的开孔设计也需要仔细考虑。锡膏的选择也成为关键，往往会有锡膏过量或不足的现象。对于精细间距的晶圆级CSP的锡膏印刷，实验表明，应用合适的PCB及钢网设计加以良好的印刷工艺控制，可以获得批量生产条件下高的装配良率。
2.4 回流焊接工艺的控制首先面临的是对于无铅回流焊接工艺选择焊接环境的问题。在空气中焊接，增加了金属的氧化、润湿不好、焊球不能完整的塌陷。在低氧气浓度（
由于无铅焊接的温度较高，较薄的元件和基板（厚度可达0.3mm）在回流焊接过程中很容易热变形，需要细致的优化回流焊接温度曲线。同时监控顶层元件表面与底层元件内部温度非常重要，既要考虑顶层元件表面温度不要过高，又要保证底层元件焊球和锡膏充分熔化形成良好的焊点(有时底层元件焊球可能是高铅材料，此时焊球可能不熔或部分熔融，锡膏则熔化冷却形成焊点)。对于多层堆叠装配，升温速度建议控制在1.5℃/S以内，防止热冲击及炉内移位或其它焊接缺陷。在保证焊接品质的前提下让回流温度尽量的低，最大程度的降低热变形的可能。
2.5 回流焊接后的检查堆叠两层应用X-ray来检查没有什么问题，只要在产品上设计适当的参照，可以轻易检查出元件是否有偏移等。但对于多层堆叠要清楚的检查各层焊点情况实非易事，这时就需要X-ray检查仪具有分层检查的功能。
2.6 对多层堆叠装配的返修如何将需要返修的元件移除并成功重新贴装，而不影响其它堆叠元件和周围元件及电路板是值得我们研究的重要课题。虽然业界已有上下温度可以单独控制的返修台，但要处理如此薄的元件（0.3mm）实属不易，很难不影响到其它堆叠元件。很多时候可能需要将元件全部移除然后再重新贴装。对于无铅产品的返修变得尤为困难，多次高温会带来金属氧化、焊盘剥离、元件和基板的变形及损坏、金属间化合物的过度生长等问题，不容忽视。
2.7 是否需要底部填充为了提高产品的可靠性，可以考虑进行底部填充工艺。对于两层堆叠，可以对上层元件进行底部填充，也可以两层元件都做填充。如果上下层元件外形尺寸一样，便没有空间单独对上层元件进行底部填充，需要对上下层元件同时进行底部填充，填料能否在两层元件间完整流动需要关注。适当的点胶路径和胶量控制可以有效控制填料中的气泡。回流焊接过程中过多的助焊剂残留会影响到填料在元件下的流动，导致气孔的出现。
3结束语
在先进军用电子设备，尤其是军用通讯设备小型化和多功能化的大趋势下，在印刷电路板制造工艺中集成3D多芯片堆叠组装技术就变得越来越必要。根据我国电子行业起步晚、基础薄弱的实际情况，研究出一套低成本、高灵活性的PoP封装技术是极为必要的。
参考文献：
[1]Joseph Y.Lee，Jinyong Ahn等. Package-on-Package for Advanced PCB Manufacturing Process[J]. 电子工业专用设备，2007.5: 40-41.
[2]翁寿松.堆叠封装的最新动态[J].电子与封装，2006.5:1-4.
[3]Richard Boulanger.堆叠（PoP）组装的挑战[J].电子工业专用设备，2006.9:33-34.
[4]李忆，牛天放等.元件堆叠装配(PoP)技术[J].现代表面贴装资讯， 2007.6:7-11.
[5]潘玉良,项小宇,袁漪.高频线路板基板──三嗪覆铜板[J].热固性树脂,1998,(01).
[6]祝大同.PCB基板材料用BT树脂[J].热固性树脂,2001,(03).
射频(RF)和微波微电子的封装是高频电子封装技术的最新发展,它吸引了大量电子工程师投身于电子封装和高频电子领域的研究,也吸引了学术研究者了解最先进技术在商业界应用的兴趣。它覆盖了热量管理、电气、射频、散热的设计与模拟,封装技术与加工方法以及其它相关射频、微波封装的领域。近10年来无线电技术取得了巨大的进展,同时高频技术的应用方兴未艾。2008年9月16-18日,国际微电子和封装协会(IMAPS)在美国加利福尼亚洲的圣地亚哥举办第一届射频与微波封装的高级技术专题讨论会,邀请30多名业界的顶尖人士做了射频、微波、毫米波和宽带封装等高级主题演讲,会议取得的效应远远超乎预期。
该书是这次会议的论文集,共选论文12篇,每篇论文独立成章。1.微波和毫米波频率封装的基本理论,介绍微波和毫米波频率的基本设计、交换性能和额外复杂性;2.低成本高带宽的毫米波引导线框封装,介绍一种新型中继馈线方法,使低成本高容量的封装理念可以应用到高频领域。这个方法影响了数字电子封装技术;3.微机电毫米波的聚合系统,介绍一种大批量生产毫米波无源器件的技术工艺;4.毫米波板上芯片的集成和封装,介绍板上芯片的集成与封装技术对毫米波电子学领域所带来的低成本效益,以及讨论了毫米波电路性能的若干特殊问题;5,射频液晶聚合物和毫米波的多层气密封装包与组件,提出x、K、Ka-频段的应用组件的薄膜液晶聚合物(LCP)表面安装封装技术;6.随身设备的射频、微波基板封装线路图,回顾随身设备的设计方案和材料,并讨论如何达到所需的封装密度和性能;7.陶瓷系统在射频和微波封装技术中的应用,展示出使用陶瓷材料和陶瓷制造工艺的优势,从而研发复杂性不断增长的多层结构;8.毫米波产品的低温共烧陶瓷(LTCC)层压材料波导,讨论复合材料波导,通过数值仿真的手段,解决材料问题并处理毫米波频率的内部连线有损耗和间隔时所产生的折衷问题;9.射频、微波应用组件的低温共烧陶瓷(LTCC)基片,展示关于射频、微波封装应用中的LTCC技术的计算机模拟和制造的最新进展,包括当前的LTCC制造技术、模块封装包、高带宽设计和集成天线的射频、微波系统的发展趋势;10.用于微电子封装的高散热陶瓷和复合材料,讨论散热复合材料的高级性能,包括纳米碳管、合成金刚石、做结构旋转后的氮化铝、氧化铍等;11.高性能微电子封装的散热片材料,回顾了射频、微波封装的散热材料的制造、应用和研发,包括传统的、第二代、第三代散热材料;12.氮化铝三维多芯片组件(A1N 3D MCM)的技术研究,回顾了射频、微波封装的氮化铝三维多芯片组件技术的最新发展,包括A1N高温共烧陶瓷(HTCC)工艺、钨贴片匹配、烧结温度分布图的影响以及其它实际设计和制造过程中的问题。
本书主要作者Ken Kuang等人是多年从事该领域研究、具有丰富经验的业内专家。他是国际微电子和封装协会(IMAPS)会员兼副主席、圣地亚哥分会的主席。他多次获得IMAPS的最佳会议论文奖、电子封装技术国际大会(ICEPT)的最佳研讨会论文奖、IMAPS的主席奖。2004年,他创办了Torrey Hills Technolo-gies,LLC公司。该公司迅速成长为美国INC500之列,是射频、微波封装产业的引领者。
本书反映了射频、微波微电子业界的近期研究成果和发展动态,是从业工程师了解行业最新技术和发展的必备指导书籍。
这一幕，给长电科技干部职工带来了巨大的鼓励，公司董事长兼总经理王新潮表示：“长电科技全体员工，将牢记温总理的嘱托，大力开发新技术、新产品，以不可复制的核心技术，挺进国际高端市场”。 记者近日来到江苏省江阴市采访了国务院总理亲自莅临过的封装企业―江苏长电科技股份有限公司董事长兼总经理王新潮先生，以下是记者的采访报道：
记者：江苏长电科技股份有限公司是中国著名的分立器件制造商，集成电路封装生产基地，请介绍一下贵公司的成长历程，以及主要的业务形式和技术特点？
王董：江苏长电科技股份有限公司是中国著名的分立器件制造商，集成电路封装生产基地，是国家重点高新技术企业，拥有高密度集成电路封装国家工程实验室，依托新潮集团共享部级企业技术中心、博士后科研工作站。公司科技人员占员工总数 30%以上。公司占地20万平方米，净化厂房15万平方米。公司现在的主营业务主要有五大块，一块是集成电路封装代工，年产IC80 亿块；第二块是分立器件制造，年产TR 220 亿只；第三是SiP数码类产品，年产能6000万块；第四是年产6-8英寸芯片凸块40万片，8-12英寸圆片级封装10亿颗的生产线，第五是有4-5英寸分立器件芯片年产100万片的生产能力。
公司于 2003 年 6 月在上交所A板成功上市，股票代码：600584 。
公司先后通过 ISO9001、QS9000、ISO14001、TSI6949、QCO80000和SONY绿色伙伴等体系认证。 “长江”品牌荣获 “中国半导体十大品牌”、“ 江苏省名牌”和“中国驰名商标”等称号。公司拥有三家控股子公司：江阴长电先进封装有限公司、江阴新顺微电子有限公司、江阴新基电子设备有限公司。
记者：2003年以前，长电科技主要以中低端产品为主，靠价格优势占领市场，此后长电确立了以“创新”为主题的新一轮竞争思路，发展有自主创新技术，至少在国内领先的产品。请问2009年将有哪些新产品正在开发当中？请详细介绍一下它们的特点与技术优势？
王董：除了目前热销的“芯潮”U盘之外，在今年晚些时候，公司还将推出具有国际领先技术的新一代存储条，有望引发电脑内存市场的新一轮洗牌。此外，今年长电科技还将有一系列新的封装技术和封装材料问世，这些产品将成为金融危机后长电科技立足半导体行业的新的依托。
封装技术的发展到SiP的时候它就是系统封装。原来我们一直从事代工业务，现在我们具备了系统封装能力，封装好就是一个终端产品，为什么我们不能够直接做自己的产品？我们现在推出了世界上最先进的内存条，原来的内存条速率比较低：667、800MHz，用新的封装技术做，速度可以大幅提高，可以达到1000-1300MHz！我们的国际发明专利有70多项，我们的封装技术也是可以在不增加成本甚至成本降低的情况下，制造世界上全新的，高性能的各种存储类产品，不仅价格有竞争力，而且速度与稳定性也非常好！
我们拥有中国第一条12英寸45nm圆片级的封装生产线和生产MICRO SD 卡、SIM卡的生产线，我们具备了世界上最先进的封装技术，芯片可以减薄到25um，堆叠16层IC的技术。利用先进的技术来做新颖的数码类产品，打造“芯潮”品牌，并组建专业的团队，通过营销策略，品牌策略，价格策略、渠道策略，推向全国！这是我的基本思路。
记者:您刚才提到的“芯潮”品牌的整体U盘，今年初就已经在南京首推并全面上市，这是不是标志着长电科技开始向IT消费类产品迈进？对长电的未来发展有哪些非凡意义呢？
王董：对长电科技来说，“芯潮”是具有战略意义的一次跨越，它标志着长电科技的效益增长点从低附加值的加工业务，向终端高附加值的品牌产品延伸。“芯潮”牌整体U盘是SiP封装后的终端产品,这种U盘是整体的,防水、防压、防震、杀毒、纠错，速度、稳定性都非常好。我们已经做到32G，目前我们在做64G。今年一月产品在南京首推,市场反应非常好,现在北京上海等地都开始上市,我们的口号就是,只要有存储类产品销售的地方，就要有我们“芯潮”品牌的产品销售！我们现在以存储类产品为突破口，以“芯潮”品牌打开市场，我们要创数码类产品的自主品牌！
记者：这次由美国次贷危机引发的全球经济危机，已经波及到半导体行业的上下游，请问对你们的影响及应对策略？您认为中国的半导体企业应该如何来应对危机，共同度过难关？
王董：每一次经济危机都会淘汰过剩的产能，催生新的技术和市场。对于具有自主创新能力的企业来说，危机就等同于机遇。我们的子公司长电先进因为有12英寸圆片级封装生产线和先进的封装技术,尽管金融危机的影响这么大,这个工厂的利润不但没有下降,而且同比增长30%,说明先进的技术还是有抗风险能力的。03年我曾经说过这样一句话：“创新已深深融化在我的血液中”。2003年我曾拿出了1.73个亿来打价格战,却没有收到应有的效果,所以后来我发现,低成本的竞争在中国已经走到尽头,创新才是企业持续健康发展的源泉。
进入2008年，面对国际金融危机给企业造成的困难，长电科技加大创新研发力度，在新技术和新产品开发上取得突破性进展，并创立了“芯潮”品牌。我们深深体会到要战胜金融危机首先要练好内功，基于此，我们不断在品质、效率、信息化、成本控制等下功夫。练好内功，既是应对金融危机的良策，也有利于我们走出金融危机以后增强竞争力，通过金融危机坏事变好事，激发我们把内功练好；第二，结构调整，我们要适应市场需要不断把产品结构调高调优。传统封装价格竞争太厉害，所以我们要提高技术含量。同时也要抓好创新，我们创新的基本思路是：产品平台一定要有自主知识产权保护，并且能够形成规模化，这是我们的奋斗目标。我们接下来要建立的产品平台也一定要达到这个目标。我们目前提供的产品能够为客户带来价值，同时又受知识产权保护，有核心竞争力又有很大的市场。长电现在所做的内存条就希望达到这个目标：成本下降,速度提高，同时又有核心技术。还有一些传统的产品，我们也要采用一种新的封装技术让成本降下来，为我们的客户创造价值，这也有我的专利技术在里面。
长电现在在建自己的产品品牌，相信通过我们的努力，今年可以实现这个目标。但是做品牌也需要大量的前期投入，目前是投入阶段，困难会大一些，把这些产品品牌建好，明年开始大量生产，进军市场并取得好的收获。
与国际技术相比，国内的整体研发水平存在落差，所以做出来的产品档次低，很多企业只有“跟随策略”，“跟”的结果就是打价格战，导致许多企业举步维艰。怎么样来突破呢？我们的做法就是在外国收购专门搞封装技术的研发机构，目前已完成收购，他们有很多新技术，如果我们能将这些技术产业化的话，将会给整个封装业带来革命！他们还有一些技术就是将现有的封装产品比如DIP，SOP，包括高脚位BGA等可以低成本化，几乎覆盖了全部封装技术，这样的收购让我们的封装技术跻身世界最先进的水平。
记者：2009年，贵公司的发展目标是什么？对今年的业绩预期及今后的长远规划有何憧憬？您对中国半导体产业的发展有何重要的建议?
王董：目前长电科技世界封装企业排名第13位，我们要争取进入世界前5位。全体员工将向着公司愿景，建成世界知名的半导体封测企业。
我们已形成半导体分立器件的芯片设计、制造和封装测试、集成电路封装测试、芯片凸块制造和记忆卡等产品的完整产业链。我们要把长电科技打造成一个具有自主知识产权，拥有核心技术，在规模和技术上领先于国内同行的、世界级的半导体封装测试知名企业！
在过去痛苦的经验教训中，我常常想如何把经营变成一件轻松快乐的事情。要达到这种境界，我总结出了三条：第一、品牌。你有品牌就能增值，不过创建一个好的品牌首先要有好的质量、款式、性价比、卖点等，创品牌的过程是艰苦的，但品牌创出来了赚钱就会轻松一些；第二、渠道。苏宁、国美为什么赚钱呢？因为他们建立了自己完整的销售渠道，在全国的各主要城市都设立了自己的品牌店，它可以给你提供销售管道，终端为王，渠道制胜！第三、具有自主知识产权，不可复制的核心技术。因为你掌握了专利，就掌握了某一项技术的主导权，当把专利转化为生产力，赢利就可以比较轻松了！
当然,说来容易做来难，我们现在也是处在痛苦当中，再加上金融危机的影响。但无论多么艰辛，我都会带领我的团队朝这三个方向去努力。
记者：最后,我们谈一个令江苏长电科技股份有限公司所有员工都觉得非常骄傲的事情，那就是今年元月9日下午，中共中央政治局常委、国务院总理的到访。温总理的莅临给了江苏长电科技股份有限公司所有员工巨大的鼓舞，也给江苏长电今后的发展提出了哪些重要的意见和建议呢？
