作者：乔文生; 褚福刚; 杨宁vhdl功能仿真时序仿真
摘要：本项目为“某测量系统外系统等效器”项目中的一个子项目，该子项目产生试验过程中所需要的开关量。本文采用锁存器CY74FCT16841T先将数据锁存，再输出开关量，文中介绍了使用VHDL语言（硬件描述语言）对锁存器CY74FCT16841T进行硬件逻辑描述，并采用软件工具IS10．1自带的仿真工具进行了时序功能仿真验证，展示了实现电子电路的自动化设计的EDA过程，是设计实现的关键环节。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
