作者：孔维太; 全大英; 渐欢; 金小萍; 金宁宽带数字接收机现场可编程门阵列硬件加速瞬时动态范围
摘要：在FPGA进行硬件加速的基础上,采用10位的高速A/D转换器设计并实现了采样率5Gsps(Gigabit samples per second)、带宽2GHz的宽带数字接收机的硬件实物原型.在所设计的硬件平台上,完成了FPGA硬件加速的FFT算法实现和超分辨率的信号检测算法实现,进而提高了接收机在接收多个信号时的瞬时动态范围(IDR).该设计较之前代在集成度、功耗、体积和动态性能等方面均有显著提升.经实验验证,在高达2GHz的频率范围内,接收机同时接收两个信号时,通过硬件加速的4096点FFT计算,其瞬时动态范围最大可达52dB.
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
