HI,欢迎来到学术之家,发表咨询:400-888-7501  订阅咨询:400-888-7502  股权代码  102064
0

超越96层,3D NAND工艺存在哪些挑战?记忆体层数堆叠的瓶颈与全新解决方案的机遇

作者:Steve; Shih-Wei; Wang层数3d工艺记忆体堆叠直接方法供应商mlc

摘要:与2D NAND技术中的扩展实践不同,在3DNAND中降低位成本和增加芯片密度的直接方法是增加层数。2013年,三星交付了首款采用MLC技术的24层V-NAND产品。五年后的2018年,3D-NAND供应商均宣布将使用TLC生产96层NAND。根据最新报道,供应商已经在开发包含更多层数的下一代3D NAND。然而,3D NAND的工艺存在哪些难题?随着使用层数的增加,它的上限又是什么呢?

注:因版权方要求,不能公开全文,如需全文,请咨询杂志社

中国集成电路

《中国集成电路》(CN:11-5209/TN)是一本有较高学术价值的大型月刊,自创刊以来,选题新奇而不失报道广度,服务大众而不失理论高度。颇受业界和广大读者的关注和好评。 《中国集成电路》报道内容涉及半导体微电子科学与技术及其应用的各个领域,包括微电子器件与电路的基础及其设计技术、电子设计自动化、工艺技术、设备材料、封装技术、产业发展、应用技术及市场等。

杂志详情