作者：谈杰; 王嵩; 李进; 龙晓东; 王小光45nm叠层电容工艺ddr3dram
摘要：芯片采用45nm叠层电容工艺技术,采用旋转分区的对称存储体（BANK）芯片架构。内嵌自检测修复（ECC）电路设计可以用来检测和纠正出错的数据以提高阵列保持时间。芯片采用高可靠高性能单元阵列设计、高速输入输出接口电路设计等技术,设计开发高可靠、低功耗的兼容国际JEDEC-DDR3标准的1G比特DRAM芯片。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
《中国集成电路》（CN：11-5209/TN）是一本有较高学术价值的大型月刊，自创刊以来，选题新奇而不失报道广度，服务大众而不失理论高度。颇受业界和广大读者的关注和好评。 《中国集成电路》报道内容涉及半导体微电子科学与技术及其应用的各个领域，包括微电子器件与电路的基础及其设计技术、电子设计自动化、工艺技术、设备材料、封装技术、产业发展、应用技术及市场等。
省级期刊
人气 34770 评论 58
人气 8656 评论 47
