HI,欢迎来到学术之家,发表咨询:400-888-7501  订阅咨询:400-888-7502  股权代码  102064
0

130nm/90nm工艺下IC设计链中的功耗优化解决方案

作者:李冰设计链90nm工艺解决方案功耗优化iceda工具低功耗手持设备特征尺寸设计流程复杂度芯片

摘要:随着芯片复杂度的提高,EDA工具在整个设计链中越来越重要;随着工艺特征尺寸的缩小以及手持设备的不断普及,集成电路面临着越来越严重的功耗挑战.因此在IC设计链中优化功耗显得尤为必要.本文在分析了低功耗设计重要性的基础上,重点阐述了一个典型的基于EDA工具的低功耗设计流程,并描述了各阶段为了降低功耗所采取的措施,最后给出了ARM1136JF-S芯片实例.实验结果表明,使用本文的低功耗实现方法可降低功耗40%.

注:因版权方要求,不能公开全文,如需全文,请咨询杂志社

中国集成电路

《中国集成电路》(CN:11-5209/TN)是一本有较高学术价值的大型月刊,自创刊以来,选题新奇而不失报道广度,服务大众而不失理论高度。颇受业界和广大读者的关注和好评。 《中国集成电路》报道内容涉及半导体微电子科学与技术及其应用的各个领域,包括微电子器件与电路的基础及其设计技术、电子设计自动化、工艺技术、设备材料、封装技术、产业发展、应用技术及市场等。

杂志详情