作者：郑贇; 刘伟平集成电路深亚微米物理设计时序收敛信号完整性容量
摘要：随着集成电路加工工艺技术向0．18微米或更小尺寸的继续发展，设计高性能的SOC芯片面对越来越大的挑战。几何尺寸越来越小，时钟频率越来越高，电压越来越低，上市时间越来越紧迫，因此设计复杂性迅速增加，互连线和信号完整性问题已成为影响设计成功的主要因素。现有的设计方法遇到了许多新的挑战。为了应对这些挑战，人们展开了深入的研究，提出了许多方法。本文将分析物理设计的挑战，回顾物理设计的方法，比较它们的优缺点，指出它们的适用范围，最后展望深亚微米物理设计的发展方向。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
