作者：刘鎏; 臧峰; 牛洪海现场可编程门阵列冗余实时性报文qnx直接内存存取
摘要：为了实现控制器与I/O模块之间的数据实时、可靠传输,设计并实现了一种基于现场可编程门阵列(FPGA)的控制系统高速冗余输入/输出(I/O)总线。其物理层采用多点低压差分信号标准。因此,该总线具有高实时性、高吞吐率和易扩展等特点。控制器通过A/B总线交替实现与I/O模块的通信,实时监测链路状态并采集I/O模块数据。利用非实时时隙,可以实现I/O模块对时、内存监视等非实时报文的控制。控制器ARM芯片运行QNX实时操作系统,通过直接内存存取(DMA)把需要与I/O通信的报文传输给FPGA。FPGA接收到报文后进行解析,并在报文末尾自动填入循环冗余校验(CRC)码和帧尾标志。FPGA接收到I/O模块反馈的数据后进行循环冗余校验:校验通过则填入对应模块接收缓冲区;校验错误则在相应I/O模块的寄存器填入循环冗余校验错误标志,以减轻ARM芯片的负载。该基于FPGA的高速冗余I/O通信总线,在实际应用中取得了很好的使用效果。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
