作者:潘勇; 袁慧梅; 侯长宏误码仪fpgam序列位同步序列同步
摘要:提出了一种基于FPGA的误码测试仪IP核的设计方案,该IP核主要由发端模块和收端模块2部分构成:发端模块主要完成序列产生和时钟产生,不同序列长度的伪随机码码型可选,丰富了测试内容,并可手动插入误码,使得测试更接近于实际环境;收端模块主要完成序列同步和序列比对,并可实现智能失同步检测和置位,提高了误码仪的自愈能力。该误码仪IP核具有使用简单、测试内容丰富、误码测试结果准确等特点,最后给出了仿真结果。
注:因版权方要求,不能公开全文,如需全文,请咨询杂志社