作者：姜伟伟verilog资源优化时序
摘要：本文主要讲解Verilog语言的编码技巧和资源时序优化实例,并截取几段具有代表性的代码,说明代码编写的技巧和一般的处理准则,并分析修改前后的电路实现方式和资源的占用,主要列举重复高位宽比较和if与case两个专题。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
《信息周刊》是一本有较高学术价值的周刊，自创刊以来，选题新奇而不失报道广度，服务大众而不失理论高度，颇受业界和广大读者的关注和好评。 《信息周刊》已经形成了平面、网络、研究和市场活动的四维媒体平台，为中国商业科技决策者们提供一站式内容服务。
省级期刊
人气 752889 评论 72
人气 483796 评论 71
人气 462524 评论 66
部级期刊
人气 441811 评论 69
