作者：王任重; 金湘亮sopcavalon总线芯片测试iic
摘要：芯片逻辑功能测试成本随芯片复杂度成倍增加。为了提高测试的速度和准确度,使用一套自动化程度高的测试系统是芯片测试行业的趋势。本文针对一款MEMS加速度传感器数字芯片的测试工作开发了一款半自动化测试系统。该系统由PC端上位机软件和SOPC系统搭建的下位机两部分组成,在SOPC系统中设计了基于Avalon总线接口的IIC主机总线控制器IP核和数据采集IP核。该系统可以自动生成内部数字逻辑的测试向量和数字接口的测试向量,可实现自动的比对分析。实际测试结果表明,该系统能够高效的完成该款芯片的测试工作。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
