作者:汪涛; 徐正安fpgariscveriloghdl
摘要:介绍了一种基于FPGA的RISC的设计方法。该方法以Ahera公司的QuartusⅡ为开发平台,通过编写Verilog HDL语言完成所有模块的RTL模型的建立,并通过功能时序仿真对RISC的功能进行了验证。该方法充分发挥了QuartusⅡ软件的功能,验证了FPGA设计RISC的可行性。
注:因版权方要求,不能公开全文,如需全文,请咨询杂志社
《信息技术与网络安全》(CN:10-1543/TP)是一本有较高学术价值的大型月刊,自创刊以来,选题新奇而不失报道广度,服务大众而不失理论高度。颇受业界和广大读者的关注和好评。 《信息技术与网络安全》现已更名为《网络安全与数据治理》。
部级期刊
人气 50838
人气 33342 评论 12
人气 8549 评论 14
省级期刊
人气 4429 评论 10