作者：商丽卫; 刘耀军阵列乘法器fsata乘法器多路选择器vhdlquartus
摘要：为了加快阵列乘法器的运算速度，降低延迟，提出了一种基于4选1多路选择器的乘法器设计方案。这种方案在每一步运算中同时处理两位操作数，使产生的部分积数量减少了一半，显著提高了乘法器的运算速度。FSATA乘法器采用VHDL语言进行编码，在Quartus上进行的仿真表明，相比于采用时序电路完成的设计，FSATA乘法器有更优的性能。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
《信息技术与网络安全》（CN：10-1543/TP）是一本有较高学术价值的大型月刊，自创刊以来，选题新奇而不失报道广度，服务大众而不失理论高度。颇受业界和广大读者的关注和好评。 《信息技术与网络安全》现已更名为《网络安全与数据治理》。
部级期刊
人气 51152
人气 33451 评论 12
人气 8555 评论 14
省级期刊
人气 4733 评论 10
