数字相关器及其VHDL设计

作者：焦冬莉数字相关器vhdl帧同步字

摘要：利用VHDL（甚高速集成电路硬件描述语言）对硬件进行设计可简化电路设计工作。在数字通信的数据传输过程中，需要保持数据在传输过程中的同步，因此要在数据传输过程中插入帧同步字并用数字相关器对帧同步字进行检测，从而有效地避免发送数据与接收数据在传输过程中出现的异步问题。以10交叉码作为帧同步字的主要格式，基于FPGA进行了数字相关器的VHDL设计。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社