HI,欢迎来到学术之家,发表咨询:400-888-7501  订阅咨询:400-888-7502  股权代码  102064
0

一种全并行LDPC译码器及FPGA实现方法

作者:茅迪ldpc码并行译码最小和算法fpga实现

摘要:低密度校验(Low-Density Parity-Check)码作为迄今为止性能接近香农限的前向纠错码(FEC)之一,在无线通信、卫星通信和无线网络技术等领域获得了广泛的应用。随着5G技术的发展,通信系统对传输速率的需求逐渐增加,更高的传输速率对LDPC译码器的吞吐量提出了更高的要求。本文给出了一种全并行LDPC译码器设计,并采用理论分析和仿真结果分析相结合的方法,对LDPC码的并行译码方法进行了研究,给出了全并行译码器的FPGA实现方法。

注:因版权方要求,不能公开全文,如需全文,请咨询杂志社

现代导航

《现代导航》(CN:61-1478/TN)是一本有较高学术价值的大型双月刊,自创刊以来,选题新奇而不失报道广度,服务大众而不失理论高度。颇受业界和广大读者的关注和好评。 《现代导航》旨在探讨、研究、宣传和报道国际、国内导航领域的最新理论技术和科学研究成果,为广大导航专业技术人员提供了一个出色的研究、学习和交流的平台。

杂志详情