作者：董怀玉; 余宁梅; 高勇; 刘高辉; 牛兰奇; ...rs码编码器ipcoreveriloghdl
摘要：RS编码器IP核设计的难点是提高编码电路的编码运算速度。采用基于多项式乘法理论的GF(2”)上4位快速有限域乘法的方法，提高了编码电路中乘法器模块的运算速度，并对传统的编码电路进行优化，从而解决了运算速度慢的问题。使用Verilog HDL语言和Verilog7．0软件，设计了RS(15，9)编码器，通过仿真及软、硬件验证了设计的正确性。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
