作者：彭章国; 张征宇; 王学渊; 赖瀚轩; 茆骥浮点乘法器超前进位加法器华莱士树流水线结构vedic算法booth算法
摘要：针对现有的采用Booth算法与华莱士（Wallace）树结构设计的浮点乘法器运算速度慢、布局布线复杂等问题，设计了基于FPGA的流水线精度浮点数乘法器。该乘法器采用规则的Vedic算法结构，解决了布局布线复杂的问题；使用超前进位加法器（Carry Look-aheadAdder，CLA）将部分积并行相加，以减少路径延迟；并通过优化的4级流水线结构处理，在Xilinx ISE 14．7软件开发平台上通过了编译、综合及仿真验证。结果证明，在相同的硬件条件下，本文所设计的浮点乘法器与基4-Booth算法浮点乘法器消耗时钟数的比值约为两者消耗硬件资源比值的1．56倍。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
