作者：苏阳ip核加密引擎多密码引擎并行化
摘要：在自主设计AES-256加密算法IP核的基础上,提出了AES加密引擎和多密码引擎SoC的硬件结构,对它们内部的并行化设计进行了研究和分析.通过对加密引擎的逻辑综合和多密码引擎并行模块的定量分析发现,在160MHz的核心频率下,4个AES-256密码引擎并行模块受总线影响下的系统吞吐率为3.06Gb/s.与同类设计相比,本文的并行化设计占有更小的面积资源,具有更大的系统吞吐率,达到了多引擎并行化设计的目标.
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
《武汉大学学报·理学版》（CN：42-1674/N）是一本有较高学术价值的大型双月刊，自创刊以来，选题新奇而不失报道广度，服务大众而不失理论高度。颇受业界和广大读者的关注和好评。 《武汉大学学报·理学版》是自然科学综合性学术期刊，主要刊登数学、计算机科学、物理学、空间物理学、化学、环境科学、生命科学等学科的最新研究成果。
杂志详情
