作者：张家宏; 陈建华; 张丽娜booth编码器超前进位加法器乘法器
摘要：给出了一种基于标准ASIC设计实现的高速无符号32位乘法器,在此设计的基础上略加改动可以作为实现32×32＋32的乘加器.这种乘法器使用了经过改进的Booth编码结构来产生部分积,然后对部分积压缩,最后采用高速超前进位加法器得到最终结果.这种乘法器/乘加器用于实现公钥协处理器（如RSA、ECC）,在0.25 μm工艺下频率可达到100 MHz,远远高于Design Ware库里的乘法单元.
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
《武汉大学学报·理学版》（CN：42-1674/N）是一本有较高学术价值的大型双月刊，自创刊以来，选题新奇而不失报道广度，服务大众而不失理论高度。颇受业界和广大读者的关注和好评。 《武汉大学学报·理学版》是自然科学综合性学术期刊，主要刊登数学、计算机科学、物理学、空间物理学、化学、环境科学、生命科学等学科的最新研究成果。
杂志详情
