作者：陈雅泽; 景乃锋; 王琴高速串行总线ddr接口fpga设计
摘要：由于FPGA的IO端口数量有限,导致FPGA往往只能搭载少量DDR存储器,限制了大数据应用的内存容量.本文通过对传统DDR存储器接口的改进,利用多种串行接口协议实现了存储数据的高速传输,有效地提升了存储容量.实验中,我们利用少量的IO资源实现了4倍的容量扩展,并且对比评估了不同高速串行接口协议的实现,为基于串行接口的DDR设计实现提供了有益的参考.
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
《微电子学与计算机》（CN：61-1123/TN）是一本有较高学术价值的大型月刊，自创刊以来，选题新奇而不失报道广度，服务大众而不失理论高度。颇受业界和广大读者的关注和好评。 《微电子学与计算机》是中国计算机学会会刊，本刊的宗旨是，严谨认真，求实创新；以人为本，研以致用；弘扬科学，追求真理。本刊国内公开发行，面向科研院所，厂矿技术人员、院校师生和管理人员，及时提供国内微电子与计算机行业最新科研成果。
部级期刊
人气 230277 评论 65
人气 214965 评论 35
省级期刊
人气 213216 评论 71
北大期刊、统计源期刊
人气 193068 评论 73
