作者：何星宏; 阴亚芳; 戴程ieee754systemverilog乘加运算整数浮点
摘要：针对现行普遍的浮点运算器耗费面积较大，功能实现结构松散的问题，设计实现一款浮点及整数混合运算器（Mixture-Arithmetic Logic Unit，MALU）．该运算器基于基4算法华莱士树型结构，并尝试一种新的阶码对齐方法，合并整数运算与浮点运算处理逻辑．在三级流水线结构下可准确完成单精度浮点数，扩展精度浮点数以及整数基本运算．采用基于synopsys提供的Design Compler综合工具在SMIC 65 nm工艺库下完成综合，达到500MHz主频．
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
