作者：陈啟宏; 杨淼; 秦昌兵; 张白雪; 任建雄; ...锁相环自适应带宽自偏置低抖动
摘要：设计了一种宽调节范围自适应带宽的低抖动锁相环倍频器(PLL)。通过采用自偏置技术,使得电荷泵电流和运算放大器的输出阻抗随工作频率成比例变化,从而使阻尼因子保持固定、环路带宽跟随输入参考频率自动调整,以及PLL在整个输出频率范围内保持最佳的抖动性能。电路采用SMIC 0.18μm CMOS工艺进行设计,后仿真验证表明,该PLL电路能够在0.35~2.1GHz的输出频率范围内输出良好的低抖动信号,输出频率为2.1GHz时,均方根抖动为2.47ps。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
