作者：甘武兵 夏婷婷 甄少伟 贺雅娟 陈静波多相位时钟产生校准算法低非线性延迟锁相环
摘要：通过对传统的全数字多相位时钟产生电路进行分析和总结,提出一种新颖的延时校准算法。该算法通过优化调整延时单元的顺序,大大改善了全数字多相位时钟产生电路的非线性。整个电路基于全数字延迟锁相环,采用0.13μm CMOS工艺实现,并成功用于时间数字转换器中。输入时钟频率范围在110 MHz到140 MH间,对应的输出相位差为446 ps到568 ps,积分非线性小于0.35 LSB,微分非线性小于0.33 LSB。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
