作者：刘志强; 沈亚飞; 王文博; 徐金平直接数字频率合成锁相环宽带扫频源低相位噪声倍频链
摘要：利用直接数字频率合成（DDS）和锁相环（PLL）技术相结合的混合频率合成方案,研制了一种C波段宽带、高频率分辨率、快速线性扫频的频率源。为了给PLL提供低相位噪声的宽带扫频参考信号,选用ADI的DDS芯片AD9914,并利用阶跃恢复二极管（SRD）高次倍频电路结合二倍频器产生高达3400 MHz的时钟信号。通过上位机配置AD9914内部频率调谐字和数字斜坡发生器,产生512.5-987.5 MHz的扫频参考信号,其频率分辨率可精细到赫兹量级。选用低附加噪声的鉴相器和宽带VCO芯片设计C波段锁相源,在宽带工作频率范围内对DDS扫频信号进行快速跟踪,并有效抑制杂散信号。实测结果表明,该扫频源工作频率为4.1-7.9 GHz,在频率分辨率配置为0.38 MHz时,单向扫频周期为1 ms,扫频线性度为1.58×10-6。单频点输出时相位噪声优于-114 dBc/Hz@10 kHz和-119 dBc/Hz@100 kHz,杂散抑制优于69 dBc。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
