作者：陈磊; 段淋; 王峰; 陈颖琪rs编码器可变码率现场可编程门阵列veriloghdl
摘要：文中提出一种可变参数，纠错能力可调的连续输入的RS编码器。该编码器在做到对通信系统中不同数据传输率的实时编码的同时，还具有较高的硬件利用率和提高系统集成度减小功耗．在所提出的结构基础上，完成了硬件模块设计，并进行了仿真和FPGA实现．用VerilogHDL对系统进行了硬件描述，在Xilinx平台上Virtex2系列XCV1000芯片上，在ISE8．1环境下实现了可变码率的RS实时编码功能．
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
