作者：黄志钢; 张芝威同位控制猝发总线fpgaverilogmodelsimse猝发
摘要：提出了一种同位控制猝发总线（LCBBus,Local Control Burst Bus）,通过对目前已有的处理器与存储器之间总线信号的研究,设法使读写控制信号与数据信号同地点发出,同方向传输,同地点接收,大幅度缩短数据信号与控制信号的传输路径差以及时间差,提高猝发传送主频。在FPGA上用Verilog语言编写完成了该总线的逻辑设计,并且通过Modelsim SE对其进行了总线读写操作的仿真,证明了可行性。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
