作者：张玉平 叶圣江现场可编程门阵列双倍速率先人先出队列系统互联知识产权核网络抖动码流节目参考时钟
摘要：为了降低网络接口缓存设计的开发难度和复杂度，对现有基于FPGA的DDR2虚拟FIFO设计进行了改进．提出了以FPGA（EP4CGX150F672）为核心、DDR2（MT47H128M16RT-25E）为数据缓存、采用Qsys系统互联及IPCORE辅助搭建设计的改进方案，实现了DVB—IP分组TS流的快速缓存，平滑IP网络抖动，避免了数据码流丢失和延迟过大的问题．该设计方案在降低传统设计难度和复杂度的背景下，具有良好的存储器兼容性，同时具有系统资源丰富、容量大、成本低和开发周期短等优点，在众多DVB行业的设备中使用后效果良好．
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
