作者：苟欣; 杨鸣时间数字转换器游标延迟链阶跃信号电压比较器
摘要：设计了一种基于最小门延时的时间数字转换器（TDC）,该TDC采用游标延迟链结构。在传统的基础上,利用电压比较器产生一个上升沿陡峭的阶跃信号,作为时间测量的内部传输信号,减少了信号在门延时的翻转时间并且降低了功耗。相位判别采用Arbiter电路,提高了时间判断的准确性。利用半静态双边沿D触发器构成了16进制计数器,扩展了测量时间的动态范围,同时降低了功耗。在TSMC 180 nm工艺,1.8 V电源电压下完成整个设计,仿真结果表明,TDC的分辨率为5.3 ps,动态范围为7.2 ns,功耗为6.5 mW,面积为0.18 mm~2。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
