HI,欢迎来到学术之家,发表咨询:400-888-7501  订阅咨询:400-888-7502  股权代码  102064
0

PlanAhead工具提高设计效率

作者:Mark; Goosmaneda工具设计效率可编程器件设计更改设计问题fpga设计流程布局布线典型设计长时间

摘要:设计问题尤其涉及到那些大型高性能计划,最有效的解决方法就是首先对问题详尽分析,然后将大问题分解成易于管理的小问题。观察近年来可编程器件的发展过程,FPGA在尺寸和复杂性方面有巨大的提高,但PLD EDA工具却相对没有多少变化。在传统的扁平设计流程中,每个设计更改都意味着要对整个设计重新综合、重新实现。对于要在几百万门的器件上实现的复杂设计来说,即使是一个微小的更改也会导致长时间的令人无法接受的布局布线(PAR),更不要说典型设计中从PTL到PAR的反复操作所导致的时间耗费。

注:因版权方要求,不能公开全文,如需全文,请咨询杂志社

世界电子元器件

《世界电子元器件》是一本有较高学术价值的月刊,自创刊以来,选题新奇而不失报道广度,服务大众而不失理论高度,颇受业界和广大读者的关注和好评。 《世界电子元器件》报道并分析国内外电子元器件行业发展现状及趋势,提供半导体、元器件最新设计方案,集研发、应用和解决方案为一体,是了解世界电子元器件行业现状及发展的重要信息窗口。

杂志详情