一种基于多级流水线加法器的累加电路设计研究

作者：袁松 唐敬友 刘莉硬件加速fpga多级流水线累加器

摘要：专用硬件电路常用来实现加速，以提升科学计算速度。在科学计算中，多个数据的累加是常见运算。在设计硬件累加器时，容易出现流水线阻塞问题。提出将数据依据流水线级次分成两类模块，不同类型的模块采用不同的累加方式。基于多级流水线加法器，在FPGA上实现了多个数据的累加。该设计消耗资源少，流水线利用率高，控制相对简单，尤其是在数据规模很大时，优势尤其明显。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社