作者：孙博文; 张振辉运算放大器cmos工艺折叠共源共栅
摘要：随着IC技术的不断发展,高性能的运算放大器大范围的在各种电路系统中使用,它变身为模拟和混合信号集成电路设计的核心单元电路,其性能对电路系统的整体性能影响巨大。现代IC电路尺寸不断减小,从而使集成电路产品的工作电压及功耗不断降低,这样待处理的信号不断减弱,这就对运算放大器的精度有更高的需求。本文基于0.5μmCMOS工艺,设计了一种折叠共源共栅运算放大器,运算放大器工作电压为5V,并用Cadence软件进行仿真和版图设计。得到放大器参数如下:直流增益为92.3dB、单位增益带宽为4MHz、相位裕度为55.9°、电源抑制比为82.3dB、共模抑制比为80.2dB等,达到了预期的设计指标。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
