作者：吕超 刘伯安先入先出动态存储器版图自动生成
摘要：论文给出了一种适用于PCI-Express接口的用0.18μm标准CMOS工艺实现的基于动态存储器(DRAM)内核的高速大容量先入先出存储器(FIFO)电路及其版图设计。电路采用分块和Cell级连技术实现了高速、大容量的存储模块,电路用硬件描述语言(HDL)描述,存储模块版图用SKILL语言和ROD(Relative Object Design)编程实现,DRAM内核工作时钟频率达500M。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
