作者：欧阳伟 张琦滨3d架构存储器控制器局部性
摘要：存储器带宽以及延迟与3D架构(体、行、列)特点的DRAM芯片的存取方式紧密相关。连续访问一行的不同列与连续访问一体的不同行其带宽存在数量级的差异。本文介绍一种存储器控制器设计,一项依靠重排序存储器存取访问的顺序来挖掘3D存储器架构局部性的技术。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
《科技与创新》（CN：14-1369/N）是一本有较高学术价值的大型半月刊，自创刊以来，选题新奇而不失报道广度，服务大众而不失理论高度。颇受业界和广大读者的关注和好评。
部级期刊
人气 1074120 评论 53
省级期刊
人气 845968 评论 70
人气 806932 评论 68
人气 753182 评论 72
