HI,欢迎来到学术之家,发表咨询:400-888-7501  订阅咨询:400-888-7502  股权代码  102064
0

基于FPGA的级联码译码器的设计与实现

作者:李诗剑级联码rs码交织viterbibm算法

摘要:介绍了一种基于FPGA的级联码译码器的设计及其实现,给出了其系统结构,该级联码由RS码、卷积码以及交织器构成。其中内码卷积码采用viterbi译码,由分支路径度量,加比选和幸存路径度量等几部分组成,交织器采用块交织,交织宽度为204,交织深度为4;外码RS码采用BM迭代算法,由伴随式的计算、关键方程的求解、钱控索和Forney算法等几部分组成。

注:因版权方要求,不能公开全文,如需全文,请咨询杂志社

科技创新导报

《科技创新导报》(旬刊)创刊于2004年,由中国航天科技集团公司主管,中国宇航出版有限责任公司;北京合作创新国际科技服务中心主办,CN刊号为:11-5640/N,自创刊以来,颇受业界和广大读者的关注和好评。

杂志详情