作者：吴丹; 刘三清; 邹雪城; 徐维锋深亚微米静态时序分析时序约束asicsta集成电路
摘要：作为分析和验证电路时序行为的新手段,静态时序分析(STA)技术以其无需仿真、快速、占用内存少以及测试覆盖面全等优点越来越多的应用于现代深亚微来ASIC设计中.本文在介绍了STA基本概念的基础上,以SDH系统中8/16/32路E1映射(E1 mapper)芯片设计为例,对STA在设计中的具体应用及注意事项进行了详细说明.结果表明,我们所采用的STA技术在设计的各阶段均很好的满足了电路的时序要求.
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
