多核多线程处理器二级Cache预取结构的设计

作者：杨可 樊晓桠 王党辉混合预取多核多线程二级cache命中率

摘要：合理的设计二级Cache是有效地减少多核多线程处理器存储器访问延迟的方法。针对现有的多核多线程处理器，讨论了二级Cache的混合预取结构设计方案。通过详细设计和仿真分析，结果表明混合预取结构可有效提高处理器的整体性能。特别是采用不命中混合预取结构的二级Cache性能更佳，适合满足此类结构的多核多线程处理器需求。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社