作者：张毅; 汪东升高速缓存嵌入式处理器动态可重构命中率
摘要：一般的处理器芯片都有片上高速缓存Cache，它一般是由固定大小的一级Cache(L1)和二级Cache(12)构成，文章介绍了一种在嵌入式处理器设计中实现的动态可重构Cache。动态可重构Cache的思想最早是罗彻斯特大学(University of Rochester)的学者在他们的一篇关于存储层次的论文[1]中提出的，当时主要是针对高性能的超标量通用处理器。在此嵌入式处理器设计过程中，笔者创造性地继承了这一思想。通过增加少量硬件以及编译器的配合，在嵌入式处理器中L1 Cache和L2 Cache总体大小不变的情况下，L1 Cache和L2 Cache的大小可以根据具体的应用程序动态配置。通过对高速缓存的动态配置，不仅可以有效地提高Cache的命中率，还能够有效降低处理器的功耗。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
