作者：郝玉虹; 付宇卓; 鲁欣soc设计时钟问题静态时序分析
摘要：随着集成电路的飞速发展,芯片能否进行全面成功的静态时序分析已成为其保证是否能正常工作的关键.该文结合一款面向个人信息处理终端的SoC芯片探讨了静态时序分析(STA)流程中时钟约束的关键技术问题,对未来基于静态时序分析进行SoC芯片的优化设计有重要的参考价值.
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
《计算机工程》（CN：31-1289/TP）是一本有较高学术价值的大型月刊，自创刊以来，选题新奇而不失报道广度，服务大众而不失理论高度。颇受业界和广大读者的关注和好评。 《计算机工程》特点：以最快的速度、科学求实的精神，精选刊登代表计算机行业前沿科研、技术、工程方面的高、精、尖优秀论文。
部级期刊
人气 230030 评论 65
人气 214412 评论 35
省级期刊
人气 212790 评论 71
北大期刊、统计源期刊
人气 192914 评论 73
