SoC设计中的扫描测试技术

作者：徐勇军; 张伸; 张志敏; 李晓维soc可测试性设计扫描设计层次化设计方法

摘要：针对SoC的基于IP设计、多时钟域、多用异步逻辑、时钟门控、系统集成等特点,给出了一种层次化的扫描测试结构,并将该方法成功应用于一款具有数百万门级的SoC设计中.实验结果表明,该方法不但可以极大程度地提高芯片的可测试性,保证其测试覆盖率,也节约了产品开发时间和开发成本.

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社