作者：刘国斌; 左丽丽; 陈云; 祝周荣; 刘伟锁存器时序分析计算机模型仿真时间借人时间借出第三方验证
摘要：随着可编程逻辑门阵列（FPGA）设计规模的扩大，静态时序分析可有效减轻时序仿真的负担，缩短项目周期；常见的静态时序分析（STA）多是基于触发器（FF_Based STA），对触发器的STA算法研究已经比较成熟；但FPGA综合后网表可能会产生锁存器，而锁存器的STA与触发器的STA在算法上存在差异；为保证在FPGA产品第三方验证工作中对STA路径分析覆盖率达到100％，有必要对基于锁存器的时序分析（Latch_BasedSTA）做研究；阐述了锁存器“时间借人”与“时间借出”的概念；分析了“锁存器宽裕时间（slack time）”特性，绘制了其函数图；在某FPGA第三方验证项目中使用STA工具Prime Time（一种计算机模型分析工具），分别对由“时间借入”、“时间借出”而导致“时序松弛”和“时序收紧”两种情况做了计算和分析，对STA路径分析覆盖率达到了100％，满足了第三方验证要求。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
