作者：张书; 王颖; 林正浩嵌入式cpu数据通道模块接口逻辑设计排序电路设计高性能
摘要：在CPU中,L0ad Aligner模块是DCACHE和数据通道之间的接口.从DCACHE中取出的数据只有通过L0ad Aligner模块重新排序,才能进入CPU的数据通道.本文讨论了该CPU中Load Aligner模块的设计与实现,其中主要是数据通道部分的逻辑设计和电路设计,并给出了相关结果.
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
《今日电子》（CN：11-3227/TN）是一本有较高学术价值的月刊，自创刊以来，选题新奇而不失报道广度，服务大众而不失理论高度。颇受业界和广大读者的关注和好评。 《今日电子》杂志面向电子工程师和工程经理，涵盖集成电路、元器件、电源、仪器、通信、测试、设计及软件等方面，包括新技术发展动态，热点问题讨论、新产品、新技术及其应用等内容，侧重报道产品、技术、应用和市场趋势，积极促进电子技术的交流与发展，是业界很有影响的刊物。
部级期刊
人气 372232 评论 74
人气 308394 评论 62
人气 270395 评论 66
统计源期刊
人气 156825 评论 73
