作者：陈旭; 糜坤年时序优化时序约束时序收敛采集回放
摘要：随着海军对电子战的认识水平不断提高,传统电子战的能力已经不能满足现代战争的需求。国内外电子战侦察的研究重点已经从对“五大参数”的侦收转移到脉内分析与个体识别、无源定位等方向。这就导致了需要处理信号速率越来越高和算法的复杂程度大大增加,因此会对现场可编程门阵列(FPGA)硬件设计提出更高的要求:FPGA工作时钟速率大大提高,逻辑层次指数倍增多,从而布局布线导致的时序错误非常容易发生,致使出现理论设计和方案实现的不一致现象。以实际需求出发,阐述了FPGA时序优化的设计方法。首先介绍了FPGA时序的本质,以及优化的方式;接着以一实例阐述如何去解决FPGA时序问题;最后归纳总结解决每个阶段FPGA时序优化的通用方法。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
