静态时序工具在DDR Memory接口时序收敛和后仿真中的应用

作者：陈杰; 刘勇集成电路设计内存控制器时序收敛sdf后仿真

摘要：为提高带宽,很多类型的Memory都采用了Double Data Rate(DDR)interface,它对在内存控制器(memory controller)设计过程中的时序收敛和后仿真提出了挑战。探讨利用静态时序分析工具解决这个问题的方法。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社