HI,欢迎来到学术之家,发表咨询:400-888-7501  订阅咨询:400-888-7502  股权代码  102064
0

芯片设计中CPPR问题的分析和解决

作者:楼久怀; 宋勇集成电路设计芯片工艺偏差pathpessimism公共路径时序收敛分叉点

摘要:随着芯片制造工艺越来越先进,芯片中晶体管的偏差也会越来越大,所以时序分析的时候要考虑晶体管的制造差异,即OCV(on-chip variation)。在时序分析中,用set_timing_derate用来模拟芯片的OCV,如果设置timing derate,报timing的时候要考虑CPPR(Clock Path Pessimism Removal)。在Tempus中,用report_timing和report_cppr来报CPPR信息,这两个command报的CPPR值可能会不一样。这时,要根据项目设计要求,设command或者timing constraint来定义clock path的路径,计算正确的CPPR值。

注:因版权方要求,不能公开全文,如需全文,请咨询杂志社

集成电路应用

《集成电路应用》(CN:31-1325/TN)是一本有较高学术价值的大型月刊,自创刊以来,选题新奇而不失报道广度,服务大众而不失理论高度。颇受业界和广大读者的关注和好评。

杂志详情