Viterbi译码器ACS模块的串并结合IC设计

作者：杨凯; 陈咏恩viterbi译码器acs模块串并结合ic设计集成电路设计卷积编码

摘要：本文介绍了一种新颖的针对Viterbi译码器ACS模块(加比选模块)的集成电路设计方法：串并结合的实现方法。这种设计方法的优点在于一方面可以克服全串行设计造成的时延过大问题，另一方面可以实现较之全并行设计的芯片面积优化。这种串并结合的设计方法在数字通信领域将会有很大的使用价值。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社