FPGA／CPLD系统多种形式分频器的设计与实现

作者：张宪起veriloghdl整数分频小数分频多路分频

摘要：介绍了FPGA／CPLD器件的特点，并通过Altera公司的Quartus Ⅱ4．2软件开发平台，利用Verilog HDL硬件描述语言输入方式和原理图输入方式，给出了可预置任意整数分频器、半整数分频器、小数分频器及具有时序关系的多路分频器的设计方法。

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社