作者：朱伟杰; 周辉; 费亚男; 阳徽; 郭冠军时序路径fpga接口时序测试静态时序分析
摘要：针对航天高速高可靠FPGA接口时序测试,分析了FPGA接口类型及测试需求,介绍了一种基于时序路径的FPGA接口时序测试方法,结合时序路径模型,阐述了异步总线接口时序测试的测试流程和计算方法,并给出实际案例。该方法集成了功能仿真和静态时序分析的优点,特别适合极限工况下的FPGA接口时序验证,已经应用到多个航天高可靠FPGA接口测试中,与传统的动态门级时序仿真相比,能显著提高验证效率和测试覆盖率。
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
