具有SDRAM容错和检错功能的PowerPC高性能处理单元设计

作者：韩传冰; 朱家强; 朱纪洪powerpc嵌入式计算机sdram容错检错

摘要：介绍一款PowerPC架构的高性能嵌入式处理单元设计.利用PowerPC体系结构内建的差错检测和报告机制,采用CPLD设计和实现了三模冗余(TMR)SDRAM存储器模块,不但提供高速存储器的容错能力,还具有差错检测能力,提高了处理单元的可靠性.介绍一个分布式容错计算机的实例,并分析了该方案的优点.

注：因版权方要求，不能公开全文，如需全文，请咨询杂志社