作者：李月乔译码器时序仿真vhdl语言可编程逻辑芯片xilinx公司功能仿真电路设计xc源代码快速
摘要：设计了能纠正一个符号错误的RS(Reed-Solomon)译码器,给出了该译码器的VHDL模型.利用XILINX公司的Foundation Sefies 3.li集成设计环境完成了该RS译码器的VHDL源代码输入、功能仿真、布局与布线、时序仿真,并用XC4005EPC84可编程逻辑芯片实现了电路设计.
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
《华北电力大学学报·社会科学版》（CN：11-3956/C）是一本有较高学术价值的大型双月刊，自创刊以来，选题新奇而不失报道广度，服务大众而不失理论高度，颇受业界和广大读者的关注和好评。 《华北电力大学学报·社会科学版》理论联系实际，开展教育科学研究和学科基础理论研究，交流科技成果，促进学院教学、科研工作的发展，为教育改革和社会主义现代化建设做出贡献。
杂志详情
