actel公司设计流程arm7处理器安全libero集成设计环境静态时序分析
摘要：Liber0 IDE可支持静态时序分析和I/O功能 Actel公司为其Libero集成设计环境(IDE)增添重要的崭新功能.全新Libero 6.3软件提供安全的设计流程--从综合直至实施--以便将Actel的CoreMP7(业界首个软ARM7系列处理器)集成到Actel的单芯片非挥发性现场可编程门阵列(FPGA)中.Actel以SmartTime静态时序分析环境为基础,提供强化的最小延迟支持,并以独特的方式实现高速FPGA的精确时间保持特性.这款强化的软件还可自动实现I/O 电压分配任务,并支持Actel的新型RTAX4000S器件--业界太空应用中最高密度的FPGA.
注：因版权方要求，不能公开全文，如需全文，请咨询杂志社
